久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence?

cadence? 文章 最新資訊

Cadence在上海成功舉辦2014年使用者大會CDNLive 2014！

  • 　　全球電子設計創(chuàng)新領先公司Cadence設計系統(tǒng)公司 (Cadence Design Systems, Inc) 在上海浦東嘉里大酒店舉辦年度CDNLive使用者大會，會議集聚了Cadence的技術用戶、開發(fā)者、業(yè)界專家與行業(yè)媒體700多人，Cadence工具的開發(fā)專家和使用者們面對面分享重要設計與驗證問題的解決經(jīng)驗，探討高級晶片、SoC和系統(tǒng)的技術潮流趨勢。 　　5號早上，Cadence公司副總裁兼中國區(qū)總經(jīng)理劉國軍先生首先代表公司歡迎業(yè)界客戶、合作伙伴、專家學者及媒體朋友的到來。Cadence總裁
  • 關鍵字： Cadence  CDNLive  SoC  

Cadence推出Voltus-Fi定制型電源完整性解決方案

  • 　　全球電子設計創(chuàng)新領先公司Cadence設計系統(tǒng)公司今天宣布推出Cadence® Voltus™-Fi定制型電源完整性解決方案(Cadence® Voltus™-Fi Custom Power Integrity Solution)，具備晶體管級的電遷移和電流電阻壓降分析技術(EMIR)，獲得晶圓廠在電源簽收中SPICE級精度的認證，從而創(chuàng)建了設計收斂的最快路徑。新的解決方案采用Cadence Spectre® APS(Accelerated Parall
  • 關鍵字： Cadence  Voltus-Fi  EMIR  

一種低噪聲高增益零中頻放大器的設計與實現(xiàn)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
  • 關鍵字： 零中頻放大器  低噪聲  DIS管腳  Cadence  

Cadence推出16納米FinFET制程DDR4 PHY IP

  • 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)于2014年5月20日宣布，立即推出基于臺積電16納米FinFET制程的DDR4 PHY IP(知識產(chǎn)權)。16納米技術與Cadence創(chuàng)新的架構相結合，可幫助客戶達到DDR4標準的最高性能，亦即達到3200Mbps的級別，相比之下，目前無論DDR3還是DDR4技術，最高也只能達到2133Mbps的性能。通過該技術，需要高內存帶寬的服務器、網(wǎng)絡交換、存儲器結構和其他片上系統(tǒng)(SoC)現(xiàn)在可以使用Cadence? DD
  • 關鍵字： Cadence  DDR4 PHY IP  CRC  

海思HiSilicon擴大采用Cadence Palladium XP平臺運用于移動和數(shù)字媒體SoC與ASIC開發(fā)

  • 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)于2014年5月13日宣布，海思半導體(HiSilicon Semi)進一步擴大采用Cadence? Palladium? XP 驗證運算平臺作為其仿真方案，運用于移動和數(shù)字媒體System-on-Chip (SoC) 與 ASIC開發(fā)。 　　海思提供通信網(wǎng)絡和數(shù)字媒體的ASICs 和 SoCs，包括網(wǎng)絡監(jiān)控，視頻電話，數(shù)字視頻廣播與IPTV解決方案。這些市場的解決方案需要高水準質量與經(jīng)得起磨練的硬件軟件驗
  • 關鍵字： Cadence  ASICs  SoCs  

一種使用Cadence PI對PCB電源完整性的分析方法

  • 摘要：為了解決高速多層PCB的電源完整性問題，縮短其開發(fā)周期，提高其工作性能，以ARM11核心系統(tǒng)為例，提出利用Cadence PI對PCB進行電源完整性分析的方法。通過對電源系統(tǒng)目標阻抗分析，確定去耦電容的數(shù)值，數(shù)量以及布局;對電源平面進行直流壓降和電流密度分析，改善PCB設計，優(yōu)化系統(tǒng)的電源完整性。利用動態(tài)電子負載搭建的測試平臺，對電源仿真分析后制作的PCB進行測試，系統(tǒng)電源完整性較好，表明分析的結果是有效的。 隨著現(xiàn)代高速信號的速率越來越快，信號邊緣越來越陡，芯片的供電電壓的進一步降低，時鐘頻率和
  • 關鍵字： Cadence  

展訊采用Cadence Palladium XP II平臺,用于移動系統(tǒng)芯片和軟硬件聯(lián)合驗證

  •   　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司日前宣布，展訊通信有限公司(Spreadtrum Inc.)選擇Cadence? Palladium? XP II驗證計算平臺用于系統(tǒng)芯片(SoC)驗證和系統(tǒng)級驗證。展訊使用Palladium XP II的目的是為了縮短芯片的研發(fā)周期，并進一步提高其移動芯片開發(fā)效率。上述芯片主要用于智能手機、功能手機和消費類電子產(chǎn)品。　　“在競爭異常激烈的移動手持設備市場上，功耗低與上市
  • 關鍵字： Cadence  Incisive  Palladium  

Xilinx與Cadence推出可擴展虛擬平臺用于嵌入式軟件開發(fā)

  • ?　　Xilinx,?Inc.?與?Cadence?設計系統(tǒng)公司日前宣布共同合作開發(fā)了業(yè)界首個用于在硬件成型之前對基于Xilinx?Zynq?-7000可擴展式處理平臺(EPP)系統(tǒng)進行系統(tǒng)設計、軟件開發(fā)與測試的虛擬平臺。該方案進一步改善了Xilinx的基于ARM?處理器平臺的開發(fā)環(huán)境，為嵌入式軟件設計師改善了開發(fā)流程，讓軟件內容能夠驅動硬件設計。　　“從2008年開始，Xilinx已經(jīng)為Zynq-7000?EPP設計了一套全面的開發(fā)工
  • 關鍵字： Xilinx  Zynq-7000  Cadence  

Cadence物理驗證系統(tǒng)通過FinFET制程認證

  • 　　重點：　　·?認證確保精確性方面不受影響，并包含用于65納米至14納米FinFET制程的物理驗證簽收的先進技術　　·?雙方共同的客戶可通過它與Cadence?Virtuoso及Encounter平臺的無縫集成進行版圖設計和驗證版圖　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司今天宣布Cadence??Physical?Verification?System?(PVS)通過了GLOBALFOUNDRIES的認證，可用于65納米
  • 關鍵字： Cadence  FinFET  Virtuoso  Encounte  

Cadence擴展基于ARM系統(tǒng)驗證解決方案

  • 　　重點：　　·?Cadence?加速并擴展用于ARM??CoreLink??400?interconnect基于IP系統(tǒng)的Interconnect?Workbench解決方案，提高性能驗證和分析速度　　·?Cadence現(xiàn)在提供ARM?Fast模型，可以和Palladium?XP?II平臺結合起來驗證基于ARMv8的嵌入式操作系統(tǒng)　　·?現(xiàn)今可提供支持用于先進聯(lián)網(wǎng)、存儲及服務器系統(tǒng)的ARM?AM
  • 關鍵字： Cadence  ARM  ARMv8  處理器  

Cadence宣布新版Allegro TimingVision Environment工具

  • 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司日前宣布其新版Allegro??TimingVision??environment加速高速接口設計高達67%。使用Cadence??Allegro?PCB?Designer中的TimingVision?environment，能大大縮短高速PCB接口設計周期，并確保接口信號滿足時序要求。如今先進的主流協(xié)議，包括DDR3/DDR4、?PCI?Express及SATA等協(xié)議，隨
  • 關鍵字： Cadence  Allegro  PCB  SATA  Layout  

Cadence推出新一代ConnX 基帶DSP系列

  • 32-和64-MAC基帶DSP IP核以更低的功耗和面積為3G/4G LTE-Advanced，WiFi80211.ac和HDTV解調提供更高性能
  • 關鍵字： Cadence  Tensilica  DSP  ConnX  

Cadence宣布全新Tensilica圖像視頻處理器

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司日前宣布推出Tensilica? Imaging and Video Processor-Enhanced Performance (IVP-EP)處理器，它是IVP產(chǎn)品線中最新一款圖像和視頻數(shù)據(jù)處理器。IVP-EP是相機圖像處理、視頻后期處理、手勢識別、汽車駕駛輔助及計算機視覺等應用的理想選擇，它基于全新和經(jīng)過優(yōu)化的架構，既可以作為獨立的可配置核使用，也是一個完備的預構建子系統(tǒng)，可以很容易地集成到片上系統(tǒng)。
  • 關鍵字： Cadence  Tensilica  IVP-EP  

Cadence和Sensory將移動設備的語音激活功耗降低到17微瓦以下

  • 全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司和Sensory日前宣布，他們進一步降低其行業(yè)領先的超低功率基于DSP語音激活解決方案的功耗，這是對其它終開啟功能(例如傳感器融合環(huán)境感知和臉部激活)的理想補充。 Cadence? Tensilica? HiFi Mini音頻/語音DSP IP采用Sensory TrulyHandsfree? 解決方案，在28納米低功率流程中使用時消耗的功率低于17微瓦，與早期版本相比，功耗降低33%，從而成為理想的offload解決方案，用于應用程序處理器，適合需要始終
  • 關鍵字： Cadence  Sensory  Tensilica  

Cadence推出Incisive vManager解決方案

  • 　　全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(NASDAQ: CDNS)今天宣布推出全新的Incisive? vManager?解決方案。它是一款基于客戶機/服務器技術的驗證規(guī)劃與管理解決方案，用于解決因設計尺寸與復雜性的不斷提高所造成的日趨凸顯的驗證收斂難題，Incisive vManager解決方案和指標驅動式驗證(MDV)方法學，綜合了可執(zhí)行驗證計劃、覆蓋優(yōu)化方法、協(xié)作式管理工具、故障與覆蓋深度分析、以及對何時調配資源的清晰可見性等優(yōu)點，將傳統(tǒng)方法的驗證效率提高2倍甚至更多。 　　作
  • 關鍵字： Cadence  MDV  
共377條 9/26 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473