亮點：
?新的電源完整性分析引擎具有大規模的并行執行能力，可達10倍的更快性能
?新層次化體系架構支持高達10億實例的非常大的設計
?在整個設計流程中與關鍵的Cadence工具緊密結合，包括業界最快速的時序簽收解決方案Cadence Tempus(Cadence Tempus Timing Signoff Solution)
?Voltus技術已經通過臺積電對16納米FinFET工藝的IR壓降分析和精度以及電遷移規則方面的驗證
為解決電子開發人員所面臨的重要的功耗挑戰，C
關鍵字：
Cadence IC電源
【中國，2013年11月14日】——全球電子設計創新領先企業Cadence設計系統公司（NASDAQ:CDNS）今天宣布IDT公司（Inte...
關鍵字：
IDT Cadence
為解決電子開發人員所面臨的重要的功耗挑戰，Cadence設計系統公司(納斯達克：CDNS)日前推出Voltus? IC電源完整性解決方案(Voltus? IC Power Integrity Solution)，提供卓越性能的電源分析以滿足下一代芯片設計的需要。
關鍵字：
Cadence 飛思卡爾 Voltus
全球電子設計創新領先企業Cadence設計系統公司(NASDAQ: CDNS)今天宣布推出Cadence? Interconnect Workbench。Interconnect Workbench是一種軟件解決方案，在整個片上系統設計過程對互連進行周期精確的性能分析，能在關鍵流量狀況下快速識別出設計問題，并幫助用戶改進器件性能、加快產品上市。Interconnect Workbench搭配Cadence Interconnect Validator，組成了一套完整的功能驗證與性能檢驗解決方案。
關鍵字：
Cadence 處理器 IP
Cadence設計系統公司(NASDAQ：CDNS)，全球電子設計創新領先公司日前宣布臺灣威盛科技(VIA Technologies)已選擇Cadence? Tensilica? HiFi Audio/Voice DSP(高保真音頻/語音數字信號處理器)用于機頂盒、平板電腦和移動設備的系統芯片(SOC)設計。
關鍵字：
威盛 Cadence DSP
Cadence設計系統公司宣布該公司成為第一家提供DTS Neural Surround支持的IP DSP供應商。結合Cadence Tensilica HiFi Audio/Voice DSP，DTS Neural Surround為汽車和音視頻接收器帶來家庭影院般的體驗，大幅改善了MP3等壓縮媒體類型的上混頻音質。
“通過推出像DTS Neural Surround這樣的用于下一代汽車音頻處理器的、全新的、經過大幅優化的、創新的音頻解決方案，并在測試方面大力投入以確保產品的堅固性
關鍵字：
Cadence DTS
Cadence最近一兩年收購了多家IP公司， Cadence全球銷售兼系統與驗證部門資深副總裁黃小立解釋說，該公司會關注能夠達到差異化的產品，比如高速數據處理。雖然一般的數據處理在ARM核或者其他核上能實現，但是一些專用的數據處理，像數字信號、音頻、視頻等，還是需要專用的計算核。
關鍵字：
Cadence CPU
近日，EDA(電子設計自動化)業巨頭Cadence公司近日在北京和上海舉辦了用戶大會——CDN Live。會議期間，黃小立向電子產品世界談了對EDA業的看法。
關鍵字：
Cadence EDA
Cadence CDNLive上海站，廠商聊的最多的，大家最想了解的，自然是剛剛在北京首發的Palladium XP II驗證平臺和系統開發增強套件。作為Palladium XP仿真系統的更新產品，二代產品最多可以將驗證性能再提高50%，更將其業界領先的容量擴展至23億門。而Cadence也是首次在美國以外推出新品發布，其中包含的種種深意，也是值得好好探究一番……
硬件仿真平臺發展的深意
隨著芯片設計的復雜度越來越高，驗證工程師已經不能高效地使用傳統RT
關鍵字：
Cadence IP
全球電子設計創新領先企業Cadence設計系統公司(納斯達克股票代碼：CDNS)日前宣布可提供業界首款支持全新HDMI 2.0規范的驗證IP(VIP)。這款VIP使設計師們可以快速徹底地驗證其片上系統(SoC)是否符合HDMI 2.0規范，從而加速批量生產的準備時間。
關鍵字：
Cadence HDMI
全球電子設計創新領先企業Cadence設計系統公司(NASDAQ：CDNS)日前宣布，臺積電與Cadence合作開發出了3D-IC參考流程，該流程帶有創新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設計上進行了驗證 ，可實現多塊模的整合。
關鍵字：
Cadence 臺積 3D-IC
? 新參考流程增強了CoWoSTM (chip-on-wafer-on-substrate)芯片設計
? 使用帶3D堆疊的邏輯搭載存儲器進行過流程驗證
全球電子設計創新領先企業Cadence設計系統公司(NASDAQ：CDNS)今天宣布，臺積電與Cadence合作開發出了3D-IC參考流程，該流程帶有創新的真正3D堆疊。該流程通過基于Wide I/O接口的3D堆疊，在邏輯搭載存儲器設計上進行了驗證 ，可實現多塊模的整合。它將臺積電的3D堆疊技術和Cadence?3D-IC解決方案相結合，包
關鍵字：
Cadence 3D-IC
全球電子設計創新領先企業Cadence設計系統公司(NASDAQ: CDNS)日前宣布，Silicon Labs采用完整的Cadence? 混合信號低功耗設計流程，使其最新款節能型基于ARM? 微控制器單元(MCU)的功耗大幅降低了50%。
關鍵字：
Cadence MCU
為了讓半導體與系統制造廠商加快產品上市速度，益華電腦(Cadence Design Systems)發表Palladium XP II 驗證運算平臺，作為強化系統開發套裝不可或缺的一環，大幅加速軟硬體驗證。
Palladium XP II 平臺建立在屢獲獎項肯定的 Palladium XP 仿真技術基礎之上，提升驗證效能達50%，并擴展容量達23億邏輯閘。由于更低的功耗與更高的閘道密度，現在客戶能夠以更小的面積承載更大的資料量。Cadence益華電腦也擴大支援8種全新行動與消費性通訊協定，加速模
關鍵字：
Cadence 驗證運算平臺
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設計技術(Electronic Design Technologies)、程序方案服務和設計服務供應商。其解決方案旨在提升和監控半導 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473