cadence 文章 最新資訊
Cadence為AI數(shù)字信號(hào)服務(wù)提供商提出了新的方向
- 語音人工智能和沉浸式音頻在家庭娛樂、汽車信息娛樂和智能手機(jī)中的重要性促使Cadence宣布推出第六代優(yōu)化DSP IP——Tensilicia HiFi iQ DSP，專為設(shè)備內(nèi)語音AI和音頻設(shè)計(jì)。HiFi DSP家族的最新成員基于專門設(shè)計(jì)的架構(gòu)，擁有公司HiFi 5s DSP的兩倍計(jì)算能力和更高AI性能。它節(jié)能——Cadence聲稱大多數(shù)工作負(fù)載能節(jié)省超過25%，同時(shí)還聲稱能提升音頻編解碼器性能40%。Cadence表示，增強(qiáng)的自動(dòng)矢量化技術(shù)使編程更為簡便，并縮短了上市時(shí)間。還集成支持FP8、BF16及其
- 關(guān)鍵字： Cadence AI 數(shù)字信號(hào)服務(wù)
Cadence及其合作伙伴排隊(duì)購買預(yù)驗(yàn)證芯片組
- 你有沒有想過芯片組是什么？可以把它看作是一小塊專用的硅片（“芯片”），設(shè)計(jì)用來與其他芯片集成在同一封裝內(nèi)，因此成品器件表現(xiàn)得像一塊大型芯片。設(shè)計(jì)師沒有打造龐大的單體SoC，而是將計(jì)算、I/O、內(nèi)存接口及其他功能拆分為混合搭配的構(gòu)建模塊，然后用高速的點(diǎn)對位鏈路連接起來。它的吸引力在于更高的良率、更多的重復(fù)使用，以及可以將每個(gè)功能放在最適合它的工藝節(jié)點(diǎn)上。Cadence 的核心布局Cadence正試圖通過將知識(shí)產(chǎn)權(quán)合作伙伴和包裝技術(shù)納入“規(guī)格到組件”流程，使芯片組不再是定制的科學(xué)項(xiàng)目。它的理念是，從芯片組規(guī)范
- 關(guān)鍵字： Cadence 芯片組 預(yù)驗(yàn)證
Cadence采用下一代低功耗DRAM和Microsoft RAIDDR ECC技術(shù)，為人工智能應(yīng)用提供企業(yè)級可靠性
- 楷登電子（美國 Cadence 公司）近日宣布，推出業(yè)界首款專為企業(yè)與數(shù)據(jù)中心應(yīng)用設(shè)計(jì)的高可靠性 LPDDR5X 9600Mbps 內(nèi)存 IP 系統(tǒng)解決方案。該創(chuàng)新方案融合了 Cadence 經(jīng)過量產(chǎn)驗(yàn)證的 LPDDR5X IP 與微軟的先進(jìn)冗余獨(dú)立雙倍數(shù)據(jù)速率陣列（RAIDDR）糾錯(cuò)碼（ECC）編碼方案，實(shí)現(xiàn)了兼具高性能、低功耗與穩(wěn)健可靠性的強(qiáng)強(qiáng)組合。微軟已成為首個(gè)部署該新款系統(tǒng)解決方案的客戶。在 AI 基礎(chǔ)設(shè)施構(gòu)建浪潮中，LPDDR5X 憑借其在處理 AI、HPC 及其他內(nèi)存密集型工作負(fù)載方面的卓越能
- 關(guān)鍵字： Cadence LPDDR5X Microsoft RAIDDR ECC
Cadence在臺(tái)積電N3P上以64Gbps的速率對UCIe IP進(jìn)行錄送
- Cadence已開發(fā)出第三代通用芯片互連快遞（UCIe）IP解決方案，支持臺(tái)積電N3P流程中每通道最高64 Gbps的數(shù)據(jù)速率。這一發(fā)展反映了基于芯片組架構(gòu)的持續(xù)勢頭，設(shè)計(jì)師們推動(dòng)更高帶寬和更緊密的集成，尤其是在先進(jìn)節(jié)點(diǎn)上。此次更新具有相關(guān)性，因?yàn)閁CIe IP正日益影響工程師如何處理多芯片集成，尤其是在AI加速器、高性能計(jì)算和數(shù)據(jù)中心平臺(tái)中，帶寬密度和能效正成為系統(tǒng)層面的限制。UCIe IP 目標(biāo)是高級節(jié)點(diǎn)的更高帶寬據(jù)Cadence稱，流片的UCIe IP符合UCIe規(guī)范，旨在支持尖端工藝技術(shù)下的可擴(kuò)展
- 關(guān)鍵字： Cadence 臺(tái)積電 通用芯片互連快遞 高帶寬 高性能計(jì)算
Caliber互聯(lián)加速復(fù)雜的芯片組和ATE硬件設(shè)計(jì)，采用Cadence Allegro X和Sigrity X解決方案
- Caliber Interconnects Pvt. Ltd. 宣布，已在復(fù)雜的芯片組和自動(dòng)化測試設(shè)備（ATE）硬件項(xiàng)目中實(shí)現(xiàn)了加速周轉(zhuǎn)時(shí)間和首次正確結(jié)果。公司完善了其專有的設(shè)計(jì)與驗(yàn)證流程，整合了強(qiáng)大的Cadence解決方案，從設(shè)計(jì)初期階段起就優(yōu)化性能、功耗和可靠性。Caliber先進(jìn)的方法論顯著提升了設(shè)計(jì)高復(fù)雜度集成電路封裝和密集PCB布局的效率和精度。通過利用Cadence Allegro X設(shè)計(jì)平臺(tái)進(jìn)行PCB和高級封裝設(shè)計(jì)，該平臺(tái)具備亞原始管理和自動(dòng)路由功能，Caliber團(tuán)隊(duì)能夠在不同電路塊間并行
- 關(guān)鍵字： Cadence 工具 芯粒 ATE 硬件設(shè)計(jì) EDA/PCB
Cadence電子設(shè)計(jì)仿真工具標(biāo)準(zhǔn)搭載村田制作所的產(chǎn)品數(shù)據(jù)
- 株式會(huì)社村田制作所（以下簡稱“村田”）已在 Cadence Design Systems, Inc.（總部：美國加利福尼亞州，以下簡稱“Cadence”）提供的 EDA 工具(1) “OrCAD X Capture”以及“AWR Design Environment”中標(biāo)準(zhǔn)搭載了部分產(chǎn)品數(shù)據(jù)。由此，在 EDA 工具中即可選擇村田產(chǎn)品并開展仿真，可用于應(yīng)對用戶多樣化的設(shè)計(jì)需求與規(guī)格的選項(xiàng)較以往進(jìn)一步增多，從而有助于推動(dòng)電路設(shè)計(jì)的高階化。注釋(1)?? EDA 工具：電子設(shè)計(jì)自動(dòng)化
- 關(guān)鍵字： Cadence 電子設(shè)計(jì)仿真工具標(biāo)準(zhǔn) 村田制作所 村田
Cadence借助NVIDIA DGX SuperPOD模型擴(kuò)展數(shù)字孿生平臺(tái)庫
- 楷登電子（美國 Cadence 公司）近日宣布，Cadence? Reality? Digital Twin Platform利用搭載 DGX GB200 系統(tǒng)的 NVIDIA DGX SuperPOD 數(shù)字孿生系統(tǒng)實(shí)現(xiàn)了庫的重大擴(kuò)展。借助 NVIDIA 高性能加速計(jì)算平臺(tái)的新模型，數(shù)據(jù)中心設(shè)計(jì)人員與操作人員將能夠在 AI 工廠的構(gòu)建中輕松部署世界領(lǐng)先的 AI 加速器。作為一款創(chuàng)新解決方案，Cadence Reality Digital Twin Platform 能夠在物理實(shí)施之前，根據(jù)特定服務(wù)等級協(xié)議
- 關(guān)鍵字： Cadence NVIDIA 數(shù)字孿生 AI數(shù)據(jù)中心
Cadence攜手NVIDIA革新功耗分析技術(shù)，加速開發(fā)十億門級AI設(shè)計(jì)
- 楷登電子（美國 Cadence 公司）近日宣布，通過與NVIDIA的緊密合作，公司在硅前設(shè)計(jì)功耗分析方面取得重大飛躍。借助 Cadence? Palladium? Z3 Enterprise Emulation Platform 的先進(jìn)功能，利用 Cadence 全新 Dynamic Power Analysis（DPA）應(yīng)用程序，Cadence 與 NVIDIA 實(shí)現(xiàn)了業(yè)界曾認(rèn)為難以企及的目標(biāo)：在短短數(shù)小時(shí)內(nèi)完成對十億門級 AI 設(shè)計(jì)的硬件加速動(dòng)態(tài)功耗分析，覆蓋數(shù)十億個(gè)周期，分析精度高達(dá) 97%。得益于
- 關(guān)鍵字： Cadence NVIDIA 功耗分析 十億門級
英偉達(dá)采用賽迪斯功率分析工具重新生產(chǎn) Rubin 芯片
- Cadence Design Systems 開發(fā)了一種動(dòng)態(tài)功率分析（DPA）應(yīng)用程序，該應(yīng)用程序可以擴(kuò)展到具有超過 400 億個(gè)門的芯片設(shè)計(jì)，例如 Nvidia 最新的 Rubin GPU。DPA 在 Palladium Z3 模擬器上運(yùn)行，以在幾小時(shí)內(nèi)以 97%的精度評估設(shè)計(jì)在數(shù)十億個(gè)周期內(nèi)的動(dòng)態(tài)功耗。功率分析是 AI 芯片（如 Nvidia 的 Blackwell 和 Rubin GPU）的主要挑戰(zhàn)之一。不同的 AI 工作負(fù)載在不同時(shí)間對芯片設(shè)計(jì)的不同部分造成壓力，因此在進(jìn)行芯片提交到硅之
- 關(guān)鍵字： Cadence 英偉達(dá) GPU
EDA巨頭對華出口違規(guī)，遭美國司法部和商務(wù)部罰款超1.4億美元
- 7月28日，美國司法部（DOJ）與加州北區(qū)檢察官辦公室聯(lián)合宣布，總部位于美國加州圣何塞的EDA巨頭公司Cadence Design Systems, Inc.就違反出口管制法律達(dá)成認(rèn)罪協(xié)議，以解決其違反《出口管制條例》（EAR）的刑事指控。根據(jù)協(xié)議，Cadence需向司法部支付近1.18億美元刑事罰款，同時(shí)與商務(wù)部工業(yè)與安全局（BIS）達(dá)成超9500萬美元民事和解，經(jīng)協(xié)調(diào)抵扣后總支付額超1.4億美元，刷新了近年來美國對EDA企業(yè)出口違規(guī)的處罰紀(jì)錄。Cadence必須在命令下達(dá)后的30天內(nèi)，向BIS支付其中
- 關(guān)鍵字： EDA Cadence
Cadence率先推出業(yè)內(nèi)首款LPDDR6/5X 14.4Gbps內(nèi)存IP，為新一代AI基礎(chǔ)架構(gòu)助力
- 楷登電子（美國 Cadence 公司）近日宣布業(yè)內(nèi)首個(gè) LPDDR6/5X 內(nèi)存 IP 系統(tǒng)解決方案完成流片。該解決方案已經(jīng)過優(yōu)化，運(yùn)行速率高達(dá) 14.4Gbps，比上一代 LPDDR DRAM 快 50%。全新的 Cadence? LPDDR6/5X 內(nèi)存 IP 系統(tǒng)解決方案是擴(kuò)展 AI 基礎(chǔ)架構(gòu)的關(guān)鍵驅(qū)動(dòng)因素。經(jīng)過擴(kuò)展之后，AI 基礎(chǔ)架構(gòu)可以適應(yīng)新一代 AI LLM、代理 AI 及其他垂直領(lǐng)域計(jì)算密集型工作負(fù)載對于內(nèi)存帶寬和容量的需求。在這方面，Cadence 目前正在與領(lǐng)先的 AI、高性能計(jì)算（HP
- 關(guān)鍵字： Cadence LPDDR6 內(nèi)存IP
美國EDA大廠新思科技收購案獲中國有條件批準(zhǔn)
- 7月14日，國家市場監(jiān)督管理總局發(fā)布公告，宣布附加限制性條件批準(zhǔn)新思科技公司（Synopsys）收購安似科技公司（Ansys）股權(quán)案。公告稱，鑒于此項(xiàng)經(jīng)營者集中在全球和中國境內(nèi)光學(xué)軟件、光子軟件市場、部分EDA軟件市場和設(shè)計(jì)IP市場具有或者可能具有排除、限制競爭效果，根據(jù)申報(bào)方提交的附加限制性條件承諾方案，市場監(jiān)管總局決定附加限制性條件批準(zhǔn)此項(xiàng)集中，要求集中雙方和集中后實(shí)體履行如下義務(wù)：· 剝離光學(xué)解決方案相關(guān)業(yè)務(wù)，即新思科技整個(gè)光學(xué)和光子器件仿真業(yè)務(wù)。· 剝離功耗分析軟件有關(guān)業(yè)務(wù)，即安似科技功耗分析軟件
- 關(guān)鍵字： EDA 新思科技 Ansys Cadence 西門子
Cadence推出面向新一代音頻應(yīng)用的支持緩存一致性的對稱多核處理器HiFi 5s SMP
- 新一代消費(fèi)電子及汽車音頻系統(tǒng)的復(fù)雜性與日俱增，基于生成式 AI 的音頻處理、沉浸式音效以及軟件定義汽車中的高級信息娛樂系統(tǒng)等市場驅(qū)動(dòng)因素，對音頻 DSP 性能提出了更高的要求。然而，單個(gè) DSP 已無法滿足日益增長的計(jì)算需求，而多個(gè) DSP 又會(huì)大幅增加編程難度。如今，原始設(shè)備制造商(OEM)和系統(tǒng)級芯片(SoC)供應(yīng)商必須在日益緊迫的產(chǎn)品上市壓力下，獨(dú)立完成所有多核硬件設(shè)計(jì)和軟件開發(fā)工作。與此同時(shí)，程序員們正艱難應(yīng)對基于軟件的共享存儲(chǔ)域的復(fù)雜同步問題，絞盡腦汁設(shè)法將任務(wù)合理分配到多核集群中。這可能導(dǎo)致設(shè)
- 關(guān)鍵字： Cadence 多核處理器
Cadence 將擴(kuò)大與三星晶圓廠的合作
- 7 月 8 日，Cadence通過其微信公眾號(hào)正式宣布，這家美國公司最近決定擴(kuò)大與三星晶圓廠的合作。雙方已簽署一項(xiàng)新的多年 IP 協(xié)議，以擴(kuò)展Cadence?存儲(chǔ)器和接口 IP 解決方案在三星晶圓廠先進(jìn) SF4X、SF5A 和 SF2P 工藝節(jié)點(diǎn)的部署。這些解決方案將支持人工智能數(shù)據(jù)中心、汽車系統(tǒng)和下一代射頻連接的高性能、低功耗應(yīng)用。通過結(jié)合Cadence的 AI 驅(qū)動(dòng)設(shè)計(jì)和硅解決方案與三星的先進(jìn)制造技術(shù)，這項(xiàng)合作旨在加速基于三星領(lǐng)先節(jié)點(diǎn)的尖端系統(tǒng)級芯片（SoC）、芯片和 3D-IC 產(chǎn)品的上市時(shí)間（TT
- 關(guān)鍵字： Cadence 三星 晶圓代工
cadence介紹
EDA仿真軟件Cadence
--------------------------------------------------------------------------------
Cadence Design Systems Inc.是全球最大的電子設(shè)計(jì)技術(shù)(Electronic Design Technologies)、程序方案服務(wù)和設(shè)計(jì)服務(wù)供應(yīng)商。其解決方案旨在提升和監(jiān)控半導(dǎo) [ 查看詳細(xì) ]
cadence相關(guān)帖子
cadence資料下載
cadence視頻
cadence專欄文章
相關(guān)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473