Caliber Interconnects Pvt. Ltd. 宣布，已在復雜的芯片組和自動化測試設備（ATE）硬件項目中實現了加速周轉時間和首次正確結果。公司完善了其專有的設計與驗證流程，整合了強大的Cadence解決方案，從設計初期階段起就優(yōu)化性能、功耗和可靠性。

Caliber先進的方法論顯著提升了設計高復雜度集成電路封裝和密集PCB布局的效率和精度。通過利用Cadence Allegro X設計平臺進行PCB和高級封裝設計，該平臺具備亞原始管理和自動路由功能，Caliber團隊能夠在不同電路塊間并行協(xié)作，將整體項目進度壓縮至80%。這一簡化的框架通過嚴格的內部驗證流程和基于Allegro X Design Platform基于SKILL的腳本開發(fā)的定制自動化工具得以強化，確保質量一致并符合設計規(guī)則。

為了滿足下一代頻段超過100 Gbps的互聯需求，Caliber的工程師采用了Cadence的Sigrity X PowerSI和Sigrity X PowerDC解決方案。這些先進的仿真工具使團隊能夠分析信號損耗、串擾和電力傳輸網絡（PDN）阻抗等關鍵因素。通過全面評估紅外降、電流密度和焦耳加熱，Caliber能夠自信地交付設計批準，降低昂貴的重旋風險，加快客戶的上市時間。

Caliber Interconnects首席執(zhí)行官Suresh Babu表示：“我們的團隊通過打造一個有紀律的工作流程，提升了工程領導力，為半導體生態(tài)系統(tǒng)的客戶提供卓越的質量和更快的響應時間。”“將Cadence先進的設計和仿真環(huán)境整合進我們的專有方法論，使我們能夠在復雜的芯片組和ATE硬件設計中突破性能和可靠性的邊界。”