久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> cadence

cadence 文章 最新資訊

Cortex-A50的希望:14nm ARM成功流片

  •   電子設計企業Cadence Design Systems, Inc.今天宣布,借助IBM FinFET晶體管技術,已經成功流片了14nm工藝的ARM Cortex-M0處理器試驗芯片。    ?   Cadence、ARM、IBM三者之間已經達成了多年的合作協議   Cadence、ARM、IBM三者之間已經達成了多年的合作協議,共同開發14nm以及更先進的半導體工藝,14nm芯片和生態系統就是三方合作的一個重要里程碑。   這次的試驗芯片主要是用來對14nm工藝設計IP的
  • 關鍵字: Cadence  芯片  FinFET  

Cadence技術與Allegro Package Designer為掌上消費電子市場而優化

  • 全球電子設計創新領先企業Cadence 設計系統公司 (NASDAQ: CDNS),日前宣布其Allegro? 16.6 Package Designer與系統級封裝(SiP)布局解決方案支持低端IC封裝要求,滿足新一代智能手機、平板電腦、超薄筆記本電腦的需要。
  • 關鍵字: Cadence  Allegro  IC封裝  

Cadence簽收解決方案為STMicroelectronics帶來上市優勢

  • 全球電子設計創新Cadence設計系統公司 (NASDAQ: CDNS),日前宣布服務于廣泛電子應用領域的全球半導體領先企業STMicroelectronics,通過改用Cadence的簽收解決方案將一款28納米系統級芯片(SoC)的設計周期縮短了數周時間。
  • 關鍵字: Cadence  SoC  

CSR實現系統加速低功耗、混合信號芯片流片

  • 全球電子設計創新領先企業Cadence設計系統公司(NASDAQ: CDNS)宣布,緊湊型、多媒體及云領域的創新芯片及軟件解決方案的全球供應商CSR plc (LSE: CSR; NASDAQ: CSRE)使用Cadence Encounter Digital Implementation(EDI)系統、Cadence Incisive Enterprise Simulator(IES)以及Cadence Conformal Low Power(CLP)加速了一款復雜低功耗、混合信號芯片的流片。
  • 關鍵字: Cadence  芯片  CSR  

Cadence推出驗證調試器,實現顯著的效率提升和時間節省

  • 全球電子設計創新領先企業Cadence設計系統公司(NASDAQ: CDNS),日前宣布推出Incisive?調試分析器,這是一款全新的面向RTL、測試平臺與SoC驗證的創新驗證調試產品,能實現調試時間與資源投入的大幅節省。
  • 關鍵字: Cadence  SoC  調試器  

Cadence推出最新版Allegro印刷電路板(PCB)技術

  • 全球電子設計創新領先企業Cadence設計系統公司(NASDAQ: CDNS),于近日宣布推出最新版Allegro?印刷電路板(PCB)技術,解決客戶對于高效產品開發的簡化解決方案的需要。
  • 關鍵字: Cadence  PCB  Allegro  

Cadence發布OrCAD 16.6,PSpice性能提高達20%

  • 全球電子設計創新領先企業Cadence設計系統公司(納斯達克:CDNS) 于2012年9月25日發布了具有一系列新功能的Cadence? OrCAD? 16.6 PCB設計解決方案,用戶定制功能增強,模擬性能提高20%, 使用戶得以更快、更有預見性地創建產品。
  • 關鍵字: Cadence  OrCAD  

Cadence首個DDR4 Design IP解決方案在28納米級芯片上得到驗證

  • 全球電子設計創新領先企業Cadence設計系統公司(Cadence Design Systems, Inc.) (NASDQ: CDNS) 日前宣布,Cadence DDR4 SDRAM PHY 和存儲控制器Design IP的首批產品在TSMC的28HPM和28HP技術工藝上通過硅驗證。
  • 關鍵字: Cadence  DRAM  DDR4  

Cadence助力Denso大幅提升IC設計效率

  •    Cadence設計系統公司日前宣布,汽車零部件生產商Denso公司在改用了Cadence定制/模擬與數字流程之后,在低功耗混合信號IC設計方面實現了質量與效率的大幅提升。將Cadence Encounter RTL-to-GDSII流程應用于設計的數字部分之后,Denso表示比之前采用的流程減小了10%的面積,功耗降低了20% 。在設計的模擬部分,根據多次測試的數據結果,Denso使用Cadence Virtuoso定制/模擬流程(6.1版)實現了30%的效率提升,并預計在實際設計上也有相
  • 關鍵字: Cadence  IC設計  

Denso采用Cadence混合信號、低功耗解決方案

  • 全球電子設計創新領先企業Cadence設計系統公司(NASDAQ: CDNS)日前宣布,汽車零部件生產商Denso公司在改用了Cadence定制/模擬與數字流程之后,在低功耗混合信號IC設計方面實現了質量與效率的大幅提升。將Cadence Encounter RTL-to-GDSII流程應用于設計的數字部分之后,Denso表示比之前采用的流程減小了10%的面積,功耗降低了20% 。
  • 關鍵字: Cadence  Denso  混合信號  

Cadence PCB設計使用筆記

  • 一、安裝:
    SPB15.2 CD1~3,安裝1、2,第3為庫,不安裝
    License安裝:
    設置環境變量lm_license_file D:Cadencelicense.dat
    修改license中SERVER yyh ANY 5280為SERVER zeng ANY 5280二、用Design Entry CIS
  • 關鍵字: Cadence  PCB  使用筆記    

Cadence PCB設計仿真技術介紹

  • Cadence PCB設計仿真技術提供了一個全功能的模擬仿真器,并支持數字元件幫助解決幾乎所有的設計挑戰,從高頻系統到低功耗IC設計,這個強大的仿真引擎可以容易地同各個Cadence PCB原理圖輸入工具結合,加速了上市時間
  • 關鍵字: Cadence  PCB  仿真技術    

富士通選用Cadence簽收解決方案應用于最新參考設計流程

  • 全球電子設計創新領先企業Cadence設計系統公司(NASDAQ: CDNS),日前宣布富士通半導體有限公司已經采用Cadence Encounter Timing System(ETS)進行時序簽收,此前富士通半導體集團公司旗下的富士通半導體和富士通VLSI有限公司的工程師們完成了一系列ASIC/ASSP和SoC設計的全面對比。
  • 關鍵字: Cadence  芯片  

CadenceRTL-to-GDSII流程幫助夏普縮短設計周期

  • 全球電子設計創新領先企業Cadence設計系統公司(NASDAQ: CDNS),日前宣布夏普公司已經采用Cadence? Encounter ?RTL-to-GDSII流程開發其CMOS圖像傳感器,與過去的設計流程相比,在設計周期方面加快了兩倍。除了加快產品上市時間外,夏普在時序、面積和生產效率方面也獲得大幅改進。
  • 關鍵字: Cadence  夏普  傳感器  

Cadence Digital PHY Design IP被燦芯半導體所采用

  • 全球電子設計創新領先企業Cadence設計系統公司 (NASDAQ: CDNS),日前宣布與燦芯半導體共同合作,將Cadence DDR Soft DLL PHY IP應用于中芯國際集成電路制造有限公司(SMIC)生產工藝的設計體系。
  • 關鍵字: Cadence  燦芯  存儲器  
共377條 15/26 |‹ « 13 14 15 16 17 18 19 20 21 22 » ›|
關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473