久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> cadence

cadence 文章 最新資訊

Cadence與中芯國際推出射頻工藝設計工具包

  • Cadence設計系統(tǒng)公司和中芯國際,共同宣布,一個支持射頻設計方案的新的0.18微米SMIC CMOS射頻工藝設計工具包將正式投入使用。 新的0.18微米SMIC CMOS射頻工藝設計工具包(PDK)已成功通過驗證,正式進入中國射頻集成電路設計市場。其驗證包括代表性設計IP的硅交互作用測試,如PLLs,集中于仿真結果和快速設計寄生。 新方案使中國無線芯片設計者可得到必要的設計軟件和方法學,以達到確保符合設計意圖的集成電路表現,可縮短并準確的預測設計周期。作為合作方,為了普遍推廣,Ca
  • 關鍵字: 通訊  無線  網絡  Cadence  中芯國際  射頻工藝  

Cadence將SiP技術擴展至最新的定制及數字設計流程

  •   Cadence設計系統(tǒng)公司宣布,Cadence® SiP(系統(tǒng)級封裝)技術現已同最新版的Cadence Virtuoso® 定制設計及Cadence Encounter®數字IC設計平臺集成,帶來了顯著的全新設計能力和生產力的提升。通過與Cadence其它平臺產品的整合,包括Cadence RF SiP Methodology Kit在內,Cadence提供了領先的SiP設計技術。該項新的Cadence SiP技術提供了一個針對自動化、集成、可靠性及可重復性進行過程優(yōu)化的專家級
  • 關鍵字: Cadence  SiP  

Tensilica設計流程支持Cadence Encounter RTL Compiler工具

  •   Cadence聯合Tensilica公司共同宣布,Tensilica在支持其鉆石系列和Xtensa IP核的CAD流程中開始支持Cadence公司Encounter RTL Compiler進行全局綜合。Encounter RTL Compiler的全局綜合功能使Tensilica的客戶能夠利用Tensilica公司IP核設計出更小、更快且更低功耗的微處理器產品。   作為Cadence OpenChoice IP計劃成員之一,Tensilica結合Encounter RTL Compiler和其市
  • 關鍵字: Cadence  Tensilica  設計流程  

Cadence新的Allegro平臺變革下一代PCB設計生產力

  • Cadence設計系統(tǒng)公司發(fā)布Cadence®Allegro®系統(tǒng)互連設計平臺針對印刷電路板(PCB)設計進行的全新產品和技術增強.改進后的平臺為約束驅動設計提供了重要的新功能,向IC、封裝和板級設計領域的設計團隊提供新技術和增強以提升易用性、生產率和協(xié)作能力,從而為PCB設計工程師樹立了全新典范。  “隨著供電電壓下降和電流需要增加,在設計PCB系統(tǒng)上的功率提交網絡(Power Delivery Network)過程中必須考慮封裝和IC特性,”華為公司SI經
  • 關鍵字: Allegro  Cadence  PCB  消費電子  PCB  電路板  消費電子  

CADENCE推出第一套完整的定制IC仿真和驗證方案

  • Cadence發(fā)布了Cadence Virtuoso Multi-Mode Simulation (MMSIM 6.2版)。這是電子設計工業(yè)內首個端到端的定制IC模擬與驗證解決方案,使用通用、全集成的網表和模型數據庫來仿真射頻、模擬、存儲器和混合信號設計及設計模塊。這款突破性產品能夠讓設計者在仿真引擎間自由切換,而不會產生任何兼容或解釋問題,從而提高了一致性、精確性和設計覆蓋面,同時縮短了時間周期并降低了風險。整體效果是該產品降低了采用、支持和擁有成本,并
  • 關鍵字: CADENCE  IC仿真  測量  測試  驗證方案  

Cadence聯合IBM、三星和特許半導體聯合推出65納米參考流程

  • Cadence宣布基于65納米通用功率格式(CPF)面向Common Platform技術的參考流程即日上市。該參考流程是Cadence與Common Platform聯盟之間長期合作的最新成果,該聯盟的成員企業(yè)包括IBM、特許半導體制造和三星。 Cadence與Common Platform技術合作伙伴緊密合作,開發(fā)65納米流程。它基于Cadence數字IC設計平臺,包含Encounter Timing System和CPF,可加快低功耗系統(tǒng)級芯片(So
  • 關鍵字: 65納米  Cadence  消費電子  消費電子  

數字IC設計平臺的最新軟件版本

  • CADENCE發(fā)布了Cadence Encounter 數字IC設計平臺的最新軟件版本,增加了業(yè)內領先的功能特性,包括全芯片優(yōu)化、面向65納米及以下工藝的超大規(guī)模混合信號設計支持,具有對角布線能力的Encounter X Interconnect Option,以及之前已經公布支持的基于Si2通用功率格式(CPF)1.0版本的低功耗設計。新平臺提供了L、XL和GXL三種配置,為先進半導體設計提供更佳的易用性,更短的設計時間以及更高的性能。 “最新版本Enc
  • 關鍵字: CADENCE  DFM  ENCOUNTER  電源技術  模擬技術  EDA  IC設計  

Cadence發(fā)布Cadence Encounter數字IC設計平臺最新版

  •   Cadence設計系統(tǒng)公司發(fā)布Cadence Encounter® 數字IC設計平臺的最新軟件版本,增加了業(yè)內領先的功能特性,包括全芯片優(yōu)化、面向65納米及以下工藝的超大規(guī)?;旌闲盘栐O計支持,具有對角布線能力的Encounter X Interconnect Option,以及之前已經公布支持的基于Si2通用功率格式(CPF)1.0版本的低功耗設計。新平臺提供了L、XL和GXL三種配置,為先進半導體設計提供更佳的易用性,更短的設計時間以及更高的性能。   “最新版本Encounter平臺的發(fā)
  • 關鍵字: Cadence  IC設計  單片機  嵌入式系統(tǒng)  EDA  IC設計  

Cadence的Global Route Environment技術為PCB設計制訂新標準

  •   Cadence設計系統(tǒng)公司發(fā)布了面向Cadence® Allegro® PCB設計的Global Route Environment技術。這一革命性的技術結合了圖形化的互連流規(guī)劃架構和層次化全局布線引擎,為PCB設計人員提供了自動、智能的規(guī)劃和布線環(huán)境。作為首個將智能自動化引入前所未有領域的自動布線解決方案,Global Route Environment 技術代表了一次意義重大的飛躍,并建立了一種全新的PCB設計規(guī)
  • 關鍵字: Cadence  Environment  Global  PCB設計  Route  單片機  嵌入式系統(tǒng)  PCB  電路板  

Cadence為PCB設計制訂新標準Global Route Environment

  •   Cadence設計系統(tǒng)公司今日發(fā)布了面向Cadence® Allegro® PCB設計的Global Route Environment技術。這一革命性的技術結合了圖形化的互連流規(guī)劃架構和層次化全局布線引擎,為PCB設計人員提供了自動、智能的規(guī)劃和布線環(huán)境。作為首個將智能自動化引入前所未有領域的自動布線解決方案,Global Route Environment 技術代表了一次意義重大的飛躍,并建立了一種全新的PCB設計規(guī)范。   該技術問世之前,PCB設計人員要花費幾周或幾個月的時間
  • 關鍵字: Cadence  PCB  單片機  嵌入式系統(tǒng)  PCB  電路板  

CADENCE邏輯設計技術為亞太芯片設計商帶來競爭優(yōu)勢

  •  CADENCE宣布四家亞太芯片設計公司——Altek 公司、互芯集成電路有限公司(CoolSand Technologies)、韓國電子通信研究院(ETRI)以及 Moai電子公司已經選擇具有全局綜合技術的 Cadence® Encounter® RTL Compiler解決方案,以改良芯片設計,加快上市時間。Encounter RTL Compiler綜合與Encounter Confo
  • 關鍵字: CADENCE  單片機  競爭優(yōu)勢  邏輯設計  嵌入式系統(tǒng)  通訊  網絡  無線  亞太芯片設計商  

飛思卡爾使用CADENCE模擬混合信號錦囊加速流程開發(fā)

  •   Cadence宣布飛思卡爾半導體公司已經采用Cadence Analog Mixed Signal (AMS) Methodology Kit。飛思卡爾是無線、網絡、汽車、消費和工業(yè)市場的嵌入式半導體設計及制造的全球領先企業(yè)。飛思卡爾已經采用AMS Methodology Kit以應用高級AMS技術、流程和方法學的主要功能。通過使用Cadence錦囊作為其基礎方法學,飛思卡爾能夠更加迅速地獲取并在全球實施、內部開發(fā)世界級設
  • 關鍵字: CADENCE  單片機  飛思卡爾  混合信號  流程開發(fā)  模擬  嵌入式系統(tǒng)  

Cadence推出第一套完整支持CPF的解決方案

  •   Cadence推出了Cadence Low-Power Solution,這是用于低功耗芯片的邏輯設計、驗證和實現的業(yè)界第一套完全集成的、標準化的流程。Cadence Low-Power Solution將領先的設計、驗證和實現技術與Si2 Common Power Format (CPF)相集成,為IC工程師提供端到端的低功耗設計方案。CPF是在設計過程初期詳細定義節(jié)約功耗技術的標準化格式。通過在整個設計過程中保存低功耗
  • 關鍵字: Cadence  CPF  解決方案  

掌微科技采用Cadence Encounter數字IC設計平臺加速GPS芯片設計

CADENCE與中芯國際提供90納米低功耗解決方案

共377條 22/26 |‹ « 17 18 19 20 21 22 23 24 25 26 »

cadence介紹

EDA仿真軟件Cadence -------------------------------------------------------------------------------- Cadence Design Systems Inc.是全球最大的電子設計技術(Electronic Design Technologies)、程序方案服務和設計服務供應商。其解決方案旨在提升和監(jiān)控半導 [ 查看詳細 ]

熱門主題

關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473