risc-v ip 文章最新資訊

Arm的40歲不惑之年開啟的新選擇

確定IP技術(shù)發(fā)布的日期有時(shí)是一項(xiàng)挑戰(zhàn)，尤其是英國(guó)處理器內(nèi)核IP設(shè)計(jì)商 ARM。不過有證據(jù)可查的是第一款A(yù)rm內(nèi)核處理器是在1985年4月26日在英國(guó)劍橋的Acorn上流片的，我們暫且將這個(gè)時(shí)間作為Arm真正進(jìn)入IC設(shè)計(jì)領(lǐng)域的原點(diǎn)。ARM1是Acorn繼BBC Micro家用電腦成功之后自主開發(fā)的處理器。它由Sophie Wilson和Steve Furber開發(fā)。當(dāng)日這顆處理器流片前在設(shè)計(jì)和制造方面已經(jīng)進(jìn)行了好幾個(gè)月的開發(fā)，而且硅片最后花了好幾個(gè)月才回到劍橋。 “它的設(shè)計(jì)制造成本低廉，由于設(shè)計(jì)對(duì)微處理器的
關(guān)鍵字： Arm IP

出售Artisan將是Arm轉(zhuǎn)型的標(biāo)志性事件

雖然是EDA公司收購(gòu)IC設(shè)計(jì)IP，但此次收購(gòu)可能會(huì)在整個(gè)競(jìng)爭(zhēng)格局中產(chǎn)生連鎖反應(yīng)。Cadence強(qiáng)化一站式服務(wù)和EDA工具護(hù)城河，而Arm轉(zhuǎn)向更高利潤(rùn)的芯片設(shè)計(jì)。
關(guān)鍵字： Artisan Arm Cadence IP 202505

RISC-V全家桶、Type-C全家桶...沁恒全系產(chǎn)品亮相上海慕展

4月15~17日，沁恒多維度、多層次的USB/Type-C/藍(lán)牙/以太網(wǎng)接口芯片和青稞RISC-V系列MCU/SoC亮相2025上海慕尼黑電子展，現(xiàn)場(chǎng)人氣火爆。RISC-V全家桶、Type-C全家桶等特色版塊，工業(yè)控制、物聯(lián)網(wǎng)、計(jì)算機(jī)手機(jī)周邊等場(chǎng)景專題，9大版面充分詮釋了沁恒對(duì)專業(yè)RISC-V玩家的定義：技術(shù)上一捅到底、產(chǎn)品上百花齊放，應(yīng)用上互連互通。一捅到底的技術(shù)處理器“核”技術(shù)是數(shù)據(jù)處理的關(guān)鍵，接口底層PHY“根”技術(shù)是信息交換的窗口。秉承由核到芯、由內(nèi)而外的全棧自研模式，沁恒青稞RISC-V貫穿了內(nèi)
關(guān)鍵字： RISC-V 沁恒上海慕展

使用萊迪思iFFT和FIR IP的5G OFDM調(diào)制用例

摘要本文介紹了一種在FPGA中實(shí)現(xiàn)的增強(qiáng)型正交頻分復(fù)用（OFDM）調(diào)制器設(shè)計(jì)，它使用了逆FFT模式的萊迪思快速傅立葉變換（FFT）Compiler IP核和萊迪思有限脈沖響應(yīng)（FIR）濾波器IP核。該設(shè)計(jì)解決了在沒有主控制器的情況下生成復(fù)雜測(cè)試模式的常見難題，大大提高了無線鏈路測(cè)試的效率。通過直接測(cè)試模擬前端的JESD204B鏈路，OFDM調(diào)制器擺脫了對(duì)主機(jī)控制器的依賴，簡(jiǎn)化了初始調(diào)試過程。該設(shè)計(jì)可直接在萊迪思FPGA核中實(shí)現(xiàn)，從而節(jié)省成本并縮短開發(fā)周期。該調(diào)制器的有效性驗(yàn)證中使用了Avant-X70 V
關(guān)鍵字：萊迪思半導(dǎo)體 iFFT FIR IP 5G OFDM

重塑芯片規(guī)則，國(guó)內(nèi)RISC-V新突破

全球半導(dǎo)體產(chǎn)業(yè)競(jìng)爭(zhēng)日趨激烈，RISC-V（第五代精簡(jiǎn)指令集計(jì)算機(jī)）憑借開源等優(yōu)勢(shì)有望改寫芯片市場(chǎng)競(jìng)爭(zhēng)格局。隨著國(guó)際形勢(shì)不斷復(fù)雜化，RISC-V為中國(guó)在處理器設(shè)計(jì)領(lǐng)域?qū)崿F(xiàn)自主可控提供了一條加速路徑。近年，在政策支持、產(chǎn)業(yè)投資以及RISC-V架構(gòu)自身優(yōu)勢(shì)的共同推動(dòng)下，中國(guó)已成為全球RISC-V開發(fā)和應(yīng)用的主要中心，國(guó)內(nèi)RISC-V芯片正加速突圍崛起。RISC-V快速崛起，生態(tài)鏈蓬勃發(fā)展RISC-V誕生于2010年左右加州大學(xué)伯克利分校的一項(xiàng)學(xué)術(shù)研究，其初衷是創(chuàng)建一種現(xiàn)代、簡(jiǎn)潔、可擴(kuò)展且不受現(xiàn)有架構(gòu)（如ARM、
關(guān)鍵字：芯片規(guī)則 RISC-V

Cadence率先推出eUSB2V2 IP解決方案

為了提供更好的用戶體驗(yàn)，包括高質(zhì)量的視頻傳輸、更新的筆記本電腦（例如最新的 AI PC）和其他前沿設(shè)備，都需要 5 納米及以下的先進(jìn)節(jié)點(diǎn) SoC，以達(dá)成出色的功耗、性能和面積（PPA）目標(biāo)。然而，隨著技術(shù)發(fā)展到 5 納米以下的工藝節(jié)點(diǎn)，SoC 供應(yīng)商面臨各種挑戰(zhàn)，例如平衡低功耗和低工作電壓（通常低于 1.2V）的需求。與此同時(shí)，市場(chǎng)也需要高分辨率相機(jī)、更快的幀率和 AI 驅(qū)動(dòng)的計(jì)算，這就要求接口具有更高的數(shù)據(jù)傳輸速率和更強(qiáng)的抗電磁干擾（EMI）能力。隨著這些性能要求變得越來越復(fù)雜，市場(chǎng)亟需創(chuàng)新的解決方案來
關(guān)鍵字： Cadencee USB2V2 IP

中國(guó)項(xiàng)目組目標(biāo)：在AMD Zen處理器上運(yùn)行RISC-V代碼

上個(gè)月，一個(gè) Google 安全研究人員團(tuán)隊(duì)發(fā)布了一個(gè)工具，該工具可以修改基于 Zen 微架構(gòu)的 AMD 處理器的微碼，即 Zentool。雖然這是一個(gè)安全漏洞，但對(duì)某些人來說，這是一個(gè)機(jī)會(huì):來自中國(guó)某項(xiàng)目組的成員正在舉辦一項(xiàng)競(jìng)賽，旨在為 AMD 基于 Zen 的現(xiàn)代 CPU 開發(fā)微碼，使其能夠本地執(zhí)行 RISC-V 程序。最終目標(biāo)可能是使用現(xiàn)有的芯片構(gòu)建終極 RISC-V CPU。x86 是大約 48 年前開發(fā)的復(fù)雜指令集計(jì)算機(jī) （CISC）指令集架構(gòu) （ISA）。但是，
關(guān)鍵字： AMD Zen處理器 RISC-V 代碼

"合見工軟"助力"開芯院"RISC-V開發(fā)再升級(jí)

2025年4月9日——中國(guó)數(shù)字EDA龍頭企業(yè)上海合見工業(yè)軟件集團(tuán)有限公司（簡(jiǎn)稱“合見工軟”）與北京開源芯片研究院（簡(jiǎn)稱"開芯院"）宣布雙方就“香山”高性能開源RISC-V處理器項(xiàng)目深化技術(shù)合作的又一重要成果，依托合見工軟自主研發(fā)的全場(chǎng)景驗(yàn)證硬件系統(tǒng)UniVista Unified Verification Hardware System（UVHS），雙方成功實(shí)現(xiàn)“香山”第三代昆明湖架構(gòu)RISC-V處理器在16核大系統(tǒng)的軟硬件協(xié)同實(shí)測(cè)驗(yàn)證。此次技術(shù)突破顯著提升了處理器的開發(fā)驗(yàn)證效率，為后
關(guān)鍵字：合見工軟開芯院 RISC-V

用于安全關(guān)鍵系統(tǒng)認(rèn)證的 RISC-V 實(shí)施策略

對(duì)于使用基于 RISC-V 的平臺(tái)的開發(fā)人員，該架構(gòu)提供了獨(dú)特的功能，可幫助實(shí)現(xiàn)功能安全和信息安全目標(biāo)。例如，從開放式架構(gòu)到豐富的工具生態(tài)系統(tǒng)，安全關(guān)鍵型軟件團(tuán)隊(duì)看到了滿足 DO-178C 和 ISO 26262 準(zhǔn)則的好處，以及減少合規(guī)工作的機(jī)會(huì)。了解如何將 RISC-V 的模塊化、簡(jiǎn)單性和可擴(kuò)展性與行業(yè)標(biāo)準(zhǔn)對(duì)應(yīng)起來可能很困難。本文介紹了開發(fā)人員可以利用 RISC-V 實(shí)現(xiàn)認(rèn)證安全關(guān)鍵型系統(tǒng)的合規(guī)性的七種方式。降低系統(tǒng)復(fù)雜性RISC-V 的開放標(biāo)準(zhǔn)指令集架構(gòu) （ISA）與專有架構(gòu)相
關(guān)鍵字：安全關(guān)鍵系統(tǒng)認(rèn)證 RISC-V

國(guó)芯科技：超高性能RISC-V云安全芯片內(nèi)測(cè)成功

國(guó)芯科技(688262.SH)公告稱，公司基于RISC-V架構(gòu)多核CPU自主研發(fā)的超高性能云安全芯片CCP917T新產(chǎn)品于近日在公司內(nèi)部測(cè)試中獲得成功。國(guó)芯科技本次內(nèi)測(cè)成功的超高性能云安全芯片CCP917T，擁有超高的算法性能和接口帶寬，為云安全應(yīng)用場(chǎng)景下的數(shù)據(jù)處理提供高帶寬、低延遲、快響應(yīng)支撐。可以廣泛應(yīng)用于信息安全各個(gè)領(lǐng)域：● 需處理大規(guī)模加密數(shù)據(jù)流、虛擬化資源動(dòng)態(tài)分配，以及存儲(chǔ)加密服務(wù)的云計(jì)算● 超低時(shí)延、海量連接場(chǎng)景需高效密碼運(yùn)算的5G網(wǎng)絡(luò)● 需處理高并發(fā)交易、
關(guān)鍵字：國(guó)芯科技 RISC-V 云安全芯片

手搓一個(gè)16位RISC架構(gòu)CPU

今天給大家分享一個(gè)耗時(shí)又有趣的項(xiàng)目：手搓一個(gè)16位RISC架構(gòu)CPU。項(xiàng)目的起因是，作者在學(xué)習(xí)了MITx的 "計(jì)算結(jié)構(gòu) "課程后，發(fā)現(xiàn)好像自己做一個(gè)CPU也沒那么難。在掌握了電子學(xué)的初級(jí)知識(shí)和課程中介紹的概念之后，就開始設(shè)計(jì)想要做一個(gè)基于NMOS邏輯的RISC CPU。課程中介紹的是Beta CPU——有一個(gè)負(fù)載存儲(chǔ)，32位RISC架構(gòu)。為了節(jié)省空間、晶體管，少掉一點(diǎn)頭發(fā)，作者決定把自己的這個(gè)CPU減少到16位。注：MITx的"Computation Structures&q
關(guān)鍵字： RISC-V CPU

創(chuàng)意推全球首款HBM4 IP 于臺(tái)積電N3P制程成功投片

創(chuàng)意2日宣布，自主研發(fā)的HBM4控制器與PHY IP完成投片，采用臺(tái)積電最先進(jìn)N3P制程技術(shù)，并結(jié)合CoWoS-R先進(jìn)封裝，成為業(yè)界首個(gè)實(shí)現(xiàn)12 Gbps數(shù)據(jù)傳輸速率之HBM4解決方案，為AI與高效能運(yùn)算（HPC）應(yīng)用樹立全新里程碑。HBM4 IP以創(chuàng)新中間層（Interposer）布局設(shè)計(jì)優(yōu)化信號(hào)完整性（SI）與電源完整性（PI），確保在CoWoS系列封裝技術(shù)下穩(wěn)定運(yùn)行于高速模式。創(chuàng)意指出，相較前代HBM3，HBM4 PHY（實(shí)體層）效能顯著提升，帶寬提升2.5倍，滿足巨量數(shù)據(jù)傳輸需求、功耗效率提升1
關(guān)鍵字：創(chuàng)意 HBM4 IP 臺(tái)積電 N3P

重大突破！復(fù)旦大學(xué)團(tuán)隊(duì)成功研發(fā)全球首顆二維半導(dǎo)體芯片無極

4月3日消息，2日深夜，復(fù)旦大學(xué)宣布，復(fù)旦大學(xué)集成芯片與系統(tǒng)全國(guó)重點(diǎn)實(shí)驗(yàn)室周鵬、包文中聯(lián)合團(tuán)隊(duì)成功研制全球首款基于二維半導(dǎo)體材料的32位RISC-V架構(gòu)微處理器“無極（WUJI）”，中國(guó)二維半導(dǎo)體芯片取得里程碑式突破。該成果突破二維半導(dǎo)體電子學(xué)工程化瓶頸，首次實(shí)現(xiàn)5900個(gè)晶體管的集成度，是由復(fù)旦團(tuán)隊(duì)完成、具有自主知識(shí)產(chǎn)權(quán)的國(guó)產(chǎn)技術(shù)，使我國(guó)在新一代芯片材料研制中占據(jù)先發(fā)優(yōu)勢(shì)，為推動(dòng)電子與計(jì)算技術(shù)進(jìn)入新紀(jì)元提供有力支撐。相關(guān)成果已以《基于二維半導(dǎo)體的RISC-V 32比特微處理器》（“A RISC-V 32
關(guān)鍵字： RISC-V 二位半導(dǎo)體材料

RISC-V 如何通過左移實(shí)踐保障嵌入式系統(tǒng)的安全性

RISC-V 的開放架構(gòu)使得嵌入式系統(tǒng)能夠采用左移方法來保障安全性。了解它如何為在開發(fā)周期早期集成安全功能鋪平道路。隨著連接性的增強(qiáng)，嵌入式系統(tǒng)的安全性集成變得更加復(fù)雜，因?yàn)檫B接性帶來了風(fēng)險(xiǎn)和漏洞的機(jī)會(huì)。RISC-V 架構(gòu)為在生命周期早期實(shí)施“左移”安全開發(fā)實(shí)踐提供了獨(dú)特優(yōu)勢(shì)，從而能夠盡早緩解風(fēng)險(xiǎn)。它允許開發(fā)人員在最基礎(chǔ)的層面主動(dòng)評(píng)估、定制和增強(qiáng)安全功能，避免因被動(dòng)解決安全問題而付出高昂代價(jià)。圖 1：RISC-V 為開發(fā)過程中的“左移”提供了許多定制化優(yōu)勢(shì)。本文討論了 RISC-V 的一些特性，這些特性為
關(guān)鍵字： RISC-V 嵌入式系統(tǒng)

雙核鎖步技術(shù)在汽車芯片軟錯(cuò)誤防護(hù)中的應(yīng)用詳解

本文深入探討了雙核鎖步技術(shù)在保障汽車芯片安全性中的應(yīng)用。文章首先分析了國(guó)產(chǎn)車規(guī)芯片在高安全可靠領(lǐng)域面臨的軟錯(cuò)誤難點(diǎn)及攻克方向，然后詳細(xì)介紹了雙核鎖步技術(shù)的基本原理及其在汽車芯片防軟錯(cuò)誤的重要性。通過對(duì)比國(guó)內(nèi)外多家廠商的芯片技術(shù)，分析了軟錯(cuò)誤設(shè)計(jì)在車身域控制器中的關(guān)鍵作用，為汽車芯片的國(guó)產(chǎn)化替代提供參考依據(jù)。一、引言隨著汽車電子技術(shù)的飛速發(fā)展，汽車芯片在車輛的智能化、網(wǎng)聯(lián)化和電動(dòng)化進(jìn)程中扮演著至關(guān)重要的角色。汽車車身控制的車身域控制器作為汽車電子控制系統(tǒng)的核心部件之一，其可靠性直接關(guān)系到車輛的安全性和舒適性
關(guān)鍵字： RISC-V 架構(gòu) 雙核鎖步車身控制器