簡介

過去幾十年來，無線系統通道數和帶寬一直穩步增長。對數據速率和系統整體性能的要求成為這些現代電信、雷達和儀器儀表系統發展的驅動因素。但與此同時，這些要求也加大了電源封裝和系統的復雜度，使功率密度和組件級別的功能變得更為重要。

為打破其中的一些限制，半導體行業將更多的通道整合到同一個硅封裝中，借此降低每個通道的功率要求。此外，半導體公司還將更復雜的功能整合到數字前端，簡化了過去在專用集成電路(ASIC)或現場可編程門陣列(FPGA)結構中才能實現的片外硬件設計。這些功能既包括濾波器、下變頻器或數控振蕩器(NCO)等通用組件，也有更復雜的特定應用操作。

信號調節和校準問題僅在開發多通道系統時才變得較復雜。這種架構可能需要每個通道有獨立的濾波器或其它數字信號處理(DSP)模塊，從而轉變成對節能更為重要的強化型DSP。

本文介紹了使用16通道發射和16通道接收子陣列的實驗結果，其中所有發射和接收通道都使用數字轉換器集成電路(IC)中的強化型DSP模塊來校準。與其它架構相比，這個多通道系統在尺寸、重量和功率上都更有優勢。對比該系統的FPGA資源利用率后可發現，強化型DSP模塊為多通道平臺的設計人員解決了重大挑戰。

數字信號處理模塊

真實信號，無論是用來合成還是接收，都需要一定程度的分析或處理，才能共同滿足任何應用所需的性能。信號鏈幅度衰減或平坦度的常見補償辦法是借助補償濾波器。圖1是增益和平坦度補償濾波器的示例，設計用于校正給定頻段內的缺陷，從而為下游應用創建更理想的響應。

圖1 ADC的頻率幅度平坦度響應可通過數字濾波來改善

對多通道系統而言，此處理必須能夠獨立控制每個通道，讓通道彼此獨立地運行。因此，該系統使用的是獨立的DSP模塊，可進行通道的相位和幅度對齊，還可在目標通帶內獲得平坦增益。由于每個通道和系統都是唯一的，DSP必須針對配置、環境和硬件組合專門調諧。

數字上/下變頻器模塊

本文的結論主要依賴單芯片DAC和ADC中配置的數字上變頻器(DUC) DSP模塊和數字下變頻器(DDC) DSP模塊。圖2是DUC和DDC框圖示例，說明了這些數據通道常用的內部結構。這些DUC和DDC模塊有許多用途：

■   與數字接口的數據速率相比，內插(DUC)和抽取(DDC)轉換器的采樣速率。

■   轉化即將合成的DAC數據(DUC)和數字化ADC數據(DDC)的頻率。

■   將接口的數字數據發射導向基帶處理器(BBP)。

■   為每個通道實現數字增益，產生更接近系統滿量程值的碼值。

■   支持注入簡單的數字音調，無需數字數據鏈路，便能簡化系統快速啟動。

■   將每個通道的相位對齊通用基準。

我們往往希望卸載到轉換器或從轉換器卸載的數字數據速率與轉換器的采樣速率不同，從而降低系統功耗，提高系統的整體靈活性。因此，通常會部署數字上變頻器和下變頻器模塊。DUC模塊使來自BBP的發射波形數據能夠以低于DAC采樣速率的速率發射，因此也支持DAC以更高的速率合成內插波形數據（見圖2頂部的內插子模塊）。同樣地，DDC模塊使接收輸入在抽取前以更高速度的ADC采樣速率數字化，之后再以更低的數據速率發送到BBP（見圖2底部的抽取子模塊）。

此外，與通過數字接口發送到BBP或從BBP發送出的信號相比，頻率轉換在數字域內常用于合成或分析更高頻率的模擬信號。許多系統都在DUC和DDC中采用復值NCO，目的就是為了實現這種頻率轉換，如圖2所示。NCO可被認為是數字信號生成器，它能提供等同于本振(LO)的信號，當信號被發送到同樣在DUC/DDC中的數字混頻器中時，可以提高發送到DAC的發射波形頻率（和DUC的情況一樣），或降低從ADC發出的接收波形頻率（和DDC情況一樣）。當數字頻率轉換發生時，DDC內這些數字混頻器的輸出往往變成復值，使得同相位(I)和正交相位(Q)信號沿著最終連接到單獨ADC采樣實值數據的單一數字通道傳輸。同樣地，到達DUC數字增益模塊數字混頻器的輸入復值信號在輸出端變成實值，然后簽發到單獨DAC，合成實值信號。

圖2 DUC和DDC模塊提供目前轉換器IC中許多有用的DSP功能

此外，DUC和DDC還使用戶能夠在轉換器的瞬時帶寬內獲得多個數字通道。結果就是BBP能夠合成和/或分析比子陣列本身的轉換器數量還要多的數據流。因此，如果兩個窄通道彼此隔得很遠，就需要能提供更好的信號合成或分析能力的系統。

正如圖2所示，數字增益模塊也經常出現在DUC和DDC中。數字增益通過向子模塊中另一個數字混頻器的輸入提供靜態數字碼值來實現。利用這個功能，用戶獲得的碼值更接近數字接口位數所提供的滿量程值。同樣地，只要向數字混頻器的一個端口提供連續靜態碼值，便可注入直流偏移連續波(CW)波信號，而非基帶數據。這樣用戶就能通過DAC將發射CW波輕松合成至模擬域，無需通過BBP建立JESD204B或JESD204C數據鏈路。

此外，相位偏移模塊經常部署在NCO的輸出，如圖2所示。這些相位偏移可按照系統內的通用基線參考來校正通道間相位偏差。由于每個DUC和DDC都有自己的NCO，因此只需針對給定的NCO頻率來偏移一個確定量的NCO相位，便可實現系統每個通道的相位對齊。這樣一來，在使用時遇到可用的多芯片同步算法時，所有通道間的確定性相位關系可通過這些NCO相位偏移進行校正1。 圖3顯示了實現相位對齊（通過嚴格為每個接收數據通路設置所需的NCO相位偏移值）前后，16通道同時接收I/Q數據采集的實驗結果。請注意，這些數字校正還校正了每個通道前端網絡中的射頻和微波損耗。

可編程有限脈沖響應濾波器

盡管NCO輸出相位偏移模塊可被用于單一頻率的相位對齊，子陣列校準則經常要求對整個目標頻帶進行相位對齊。此外需要幅度均衡，即所有通道名義上擁有相對于通用基準通道的相同幅度，還需要幅度增益平坦化，即所有通道擁有相對于頻率的恒定幅度響應。

為達到寬帶相位和幅度校正，通常還部署另一種DSP模塊。這種模塊被稱為有限脈沖響應濾波器(FIR)2。 FIR濾波器是一種數字濾波器，被大量用在DSP上，其系數決定了輸入數字信號的幅度和相位響應。允許更改這些系數的系統被視為可編程FIR濾波器(pFIR)，用戶可根據每個通道生成自己需要的幅度和相位響應。

運用pFIR實現通道幅度對齊和增益平坦化

圖4是用于展示寬帶幅度和相位對齊以及增益平坦化的系統的高級框圖。該系統采用了四個數字化IC，各包含四個發射和四個接收模擬通道，或者八個發射和八個接收數字通道。當使用系統內的所有四個數字化IC時，總共可實現16個發射和16個接收模擬通道，或者32個發射和32個接收數字通道。單獨的鎖相環(PLL)頻率合成器IC用于給每個數字化IC提供轉換器采樣時鐘信號。此外，時鐘緩沖器IC用于提供多片同步算法所需的數字參考和系統參考時鐘1。 該系統起初配置在S頻段，設定NCO頻率，所有發射和所有接收通道的模擬信號頻率都在同樣的2.7GHz。所用的DAC采樣速率是12 GSPS，平臺會在第一奈奎斯特區合成發射通道。ADC采樣速率為4 GSPS，平臺會在第二奈奎斯特區采集接收通道。

圖3 實驗結果表明了16個接受通道的I/Q同時采集，利用數字化儀IC上的DDC模塊提供的復雜NCO相位偏移嚴格進行相位對齊（而非幅度對齊）

圖4 這個高級系統框圖用于證明多通道相位和幅度均衡/平坦度

如圖5所示，用連接的16發射/16接收校準板將組合通道發射信號準確地回送到每個單獨的接收通道，以便同時采集所有接收通道。系統的PLL頻率合成器再通過自身相位調整模塊對齊，發射通道和接收通道則使用DUC和DDC各自提供的NCO相位偏移模塊粗略對齊。這樣一來，子系統相位大致與校準頻率對齊，見圖3所示曲線，但未實現任何幅度對齊。盡管本文采用了16發射/16接收校準板，用電氣方法對齊系統，但還可通過系統校準反射器以無線方式獲得類似的配置，這也有助于校正任何天線通道間異常。

如圖4所示，96抽頭pFIR濾波器位于每個ADC的輸出，這樣每個ADC通道的相位和幅度響應可在整個ADC采樣速率的頻率范圍內彼此對齊。因此可將pFIR放在ADC和DDC模塊之間。這樣數字接口的數據速率就不同于pFIR的速率，所以需要知道系統頻率轉換和速率抽取的程度，以便采用pFIR進行通道幅度對齊。由于本文在每個ADC的輸入端采集實際數據，pFIR輸入為實值。此外，系統設計是可配置的，這樣每個ADC對的一個pFIR模塊就是已部署的解決方案，如圖4中的雙重實際模塊所示。這也允許在兩個獨立的ADC中使用I/Q復雜輸入，從而支持系統對齊。

為實現系統內通道的幅度對齊和幅度平坦化，將寬帶掃頻波形載入每個發射通道，使得系統的I/Q帶寬中包含所有頻率。這樣用戶就能確定系統數據速率內所有頻率的頻率誤差響應。然后，在抽取的I/Q數據速率下獲得基線數據采集。本文的結論使用的是4 GSPS的ADC采樣速率和250 MSPS的I/Q數據速率。這樣每個發射NCO頻率設置為2.7 GHz，每個接收NCO頻率設置為1.3 GHz，原因是頻率從第二奈奎斯特區折疊到第一奈奎斯特區。基線數據利用MATLAB?系統接口采集，針對增益平坦化Rx0計算每個通道的幅度和相位誤差響應，這樣所有接收通道收到的最大值就是整個I/Q頻段的理想接收輸入。圖6顯示了系統內16個接收通道中四個通道的相位和幅度誤差響應。注意圖6左側，NCO相位偏移主要校正每個接收通道的相位誤差，但正如圖6右側所示，系統中的幅度誤差仍在。剩余的12個接收通道也有同樣的誤差響應。另外應注意，不僅接收幅度不同于Rx0，如果不使用其它校準技術，幅度平坦度也很差。這些異常是在ADC前端網絡中使用模擬濾波器時故意引入的，以便證明幅度平坦度和均衡。

圖5 測試設置了輸出發射（紅色）信號，然后利用連接的16發射/16接收校準板組合所有發射信號。再將組合后的信號進行均勻拆分，并回送到每個接收（橙色）通道。16發射/16接收校準板位于圖片頂部，與本文使用的獨立Quad-MxFE?平臺對接。PLL/頻率合成器信號（綠色）經過調整后可校正平臺上故意引入的熱損害

圖6 每個通道相對于增益平坦Rx0的相位/幅度誤差響應有助于確定pFIR濾波器設計