國產EDA行業(yè)的領軍企業(yè)芯和半導體近日宣布正式加入UCIe（Universal Chiplet Interconnect Express）產業(yè)聯盟。芯和半導體早在去年年底已全球首發(fā)了“3DIC先進封裝設計分析全流程”EDA平臺，是其成為首家加入UCIe聯盟的中國本土EDA企業(yè)的關鍵推動力。

UCIe產業(yè)聯盟是一個由諸多半導體、科技、互聯網巨頭所建立的組織，由英特爾牽頭，聯合了臺積電、三星、日月光（ASE）、AMD、ARM、高通、谷歌、Meta（Facebook）、微軟等十家行業(yè)領先公司于今年3月成立，旨在打造一個全新的Chiplet互聯和開放標準UCIe。

Chiplet是半導體領域的技術轉折點，是后摩爾時代、異構集成先進封裝領域最重要的技術之一。與傳統(tǒng)的單片集成方法相比，Chiplet從芯片制造成本到設計的整體可擴展性方面都具有更多的優(yōu)勢和潛力。然而，由于缺少統(tǒng)一的接口標準，不同工藝、功能和材質的裸芯片之間沒有統(tǒng)一的通信接口，限制了不同Chiplet之間的互聯互通。因此，統(tǒng)一的接口標準對于Chiplet的發(fā)展和生態(tài)系統(tǒng)的構建至關重要。

芯和半導體是國內唯一覆蓋半導體全產業(yè)鏈的仿真EDA公司，產品從芯片、封裝、系統(tǒng)到云端，打通了整個電路設計的各個仿真節(jié)點，以系統(tǒng)分析為驅動，支持先進工藝和先進封裝，全面服務后摩爾時代異構集成的芯片和系統(tǒng)設計。

芯和半導體的“3DIC先進封裝設計分析全流程”EDA平臺，是業(yè)界首個用于3DIC多芯片系統(tǒng)設計分析的統(tǒng)一平臺，為用戶構建了一個完全集成、性能卓著且易于使用的環(huán)境，提供了從開發(fā)、設計、驗證、信號完整性仿真、電源完整性仿真到最終簽核的3DIC全流程解決方案，全面支持2.5D Interposer, 3DIC和Chiplet設計。

芯和半導體聯合創(chuàng)始人代文亮博士表示：“芯和過去幾年一直在積極投入及研究包括Chiplet在內的先進封裝的設計挑戰(zhàn)。通過積極參與UCIe全球通用芯片互聯標準的制定與推進，并結合中國市場的應用特點，我們將不斷優(yōu)化芯和的“3DIC先進封裝設計分析全流程”EDA平臺，幫助國內企業(yè)始終與國際上最先進的Chiplet技術和應用保持同步，為推動中國半導體產業(yè)先進工藝、先進封裝技術的發(fā)展及應用做出積極貢獻。 “