Silicon photonics 正在重塑數據中心的未來。但工程師需要更先進的仿真工具來將這些輕型吊索組件與電子設備集成。

當今的計算和通信應用程序需要前所未有的處理能力和高帶寬內存訪問。以光速傳輸的數據正在成為解決方案。

在數據中心，GPU 通常在 AI 訓練和推理期間每秒相互傳輸數 TB 的數據，遠遠超過了傳統銅纜互連的限制，后者的最高速度為每秒數百兆比特。光互連已成為滿足這些需求的解決方案，它使用光束以高達 100 Gb/s 的速度傳輸數據。但是，設計和驗證此類復雜系統需要高級仿真工具來對其性能進行建模，并確保組件的無縫集成。

光連接的未來完全與硅光子學有關。該技術將光學和電子元件合并到單個硅芯片中，從而實現高效和高帶寬的數據移動。它在數據中心互連、5G 無線網絡、城域網和長途電信、高性能計算 （HPC） 和 AI 等領域變得越來越普遍。它還有可能在量子計算中發揮作用。

如今，這些系統包含復雜的模擬和數字組件網絡。但是，將硅光子學集成到這些混合信號系統中，會給芯片設計人員和系統工程師帶來更多的復雜性。對電氣、光學和數字域執行精確仿真的能力對于開發 AI 工作負載和其他應用程序所需的高帶寬、低延遲連接至關重要。

硅光子學的構建模塊

從根本上說，硅光子學就是將光速帶入 CMOS 世界。

通過將激光器、波導和光電探測器等組件集成到單個基板上，這些系統可以精確控制光線。激光器和發光二極管 （LED） 等光源將電信號編碼為可見光或紅外光，將電子轉換為光子。相比之下，光電二極管和其他光探測器執行相反的過程，將透射的光轉換為電信號。

光波導充當光的管道，類似于銅線傳輸電信號的方式。雖然激光器在集成到系統之前是單獨制造的，但波導往往直接放置在硅芯片上。在許多情況下，這些波導可以進行電氣控制，從而能夠動態控制其折射率，以調整透射光的相位和強度。因此，這些組件可用于過濾或調制光束。

光耦合器和分路器進一步增強了系統功能。合路器合并來自多個來源的信號，允許基于干擾的調制，而分路器將光信號分成幾個不同的輸出，功率分配成比例。這些組件構成了硅光子學的構建塊，對于數據中心的波分復用 （WDM） 等應用至關重要。

Silicon Photonics：從服務器內部到 SoC 內部

硅光子系統以各種配置部署，從安裝在 PCI Express （PCIe） 卡上或直接安裝在主板上的獨立設備到通過光學背板連接的整個服務器機架。

但最新的創新之一是將光學小芯片集成到多晶粒系統中。這些封裝的核心是系統級芯片 （SoC），主要是數字式的，通常包含數百億個晶體管。它們充當服務器或網絡交換機的主處理單元，使用電氣 I/O 與系統中的其他芯片（或者，在交換機的情況下，與可插拔光學器件的端口）通信。然而，半導體公司的目標是將硅光子收發器小芯片集成到同一封裝中，以克服電氣 I/O 的限制。

在基于小芯片的光互連領域，Intel 最近推出了一種新的 OCI 兼容光小芯片，通過單模光纖提供 64 個雙向通道和高達 4 Tb/s 的吞吐量。IBM 的共封裝光學模塊直接與主機芯片集成，將海濱光纖密度提高了六倍。

硅光子學小芯片用作高速光收發器。它們通過光纖而不是銅線在同一服務器、同一機架甚至不同機架中的芯片之間移動數據。這些架構表明，對結合模擬、數字和光域的異構系統的精確仿真的需求日益增長。

共封裝光學器件的挑戰在于，硅光子學小芯片集成了光學和電子元件，從而創建復雜的混合信號系統，需要嚴格的仿真和驗證才能確保最佳性能。此外，芯片設計人員和系統工程師還必須考慮廣泛的其他因素，從散熱和功率效率到信號 （SI） 和電源完整性 （PI）。

這些架構需要改變系統級交互的建模和驗證方式。隨著光學元件越來越接近處理內核，邏輯仿真必須不斷發展，以捕獲不同時間尺度和抽象級別的電光交互。

例如，光互連與射頻前端的集成（就像最新的異構硅光子接收器設計一樣）強調了對精確行為和布局感知建模的需求。異構光子 IC 的總結進一步強調了跨光學、模擬和數字域的協同仿真的作用。

這些發展加強了可擴展的混合信號仿真和建模框架的重要性，這些框架可以在功能、物理實現和系統性能之間架起橋梁。

模擬多晶片硅光子系統的挑戰

然而，設計具有集成硅光子元件的多晶粒系統面臨著獨特的挑戰。

半導體供應商通常為支持硅光子學的特定工藝節點提供工藝開發套件 （PDK），其中包含電子和光學元件的精確模型。在大多數情況下，這些模型采用嚴格的模擬格式，例如 SPICE 或 FastSPICE，或采用硬件描述語言 （HDL），例如 Verilog-A、Verilog-AMS 或 VHDL-AMS，所有這些都可用于模擬仿真。這些模型在模擬域中為您提供高精度和相對較快的性能。

然而，使用模擬仿真工具進行混合信號驗證（也稱為模擬混合信號 （AMS））可能會導致仿真速度非常慢且耗費資源。光子系統的復雜性加劇了這些挑戰，需要新的方法來確保精度和效率。

即使在相對簡單的 implementations 中，設計和驗證過程也可能很復雜。例如，使用不同波長的多個不同光源的發射機小芯片必須確保光纖另一端的接收機小芯片能夠準確分離和處理這些信號。系統必須驗證光波導和調制器在各種電壓條件下是否有效工作。當 chiplet 被設計為充當收發器時，復雜性會顯著增加。

實數建模：混合信號仿真的下一階段

實數建模 （RNM） 是彌合模擬域和數字域之間差距的一種方法（見圖）。

Cadence 設計系統混合信號仿真的模型和仿真精度與性能和容量的關系。

這些模型使工程師能夠使用數字工具仿真模擬行為，從而顯著提高仿真速度和容量。最重要的一點是，這些模型都是基于 SystemVerilog 的。因此，RNM 模型可用于在統一的仿真環境中驗證和確認模擬、數字和光學組件。

通過簡化仿真過程，RMN 幫助工程師以更高的速度和可靠性驗證復雜的混合信號系統。

當在 SPICE 或 Verilog-A 中創建的模擬模型不足以應對需要集成光子元件、模擬電路和數字控制器的混合信號仿真時，RNM 特別有價值。通過在數字驗證工作流程中實現高速仿真，RNM 有助于消除與傳統模擬和數字混合信號協同仿真相關的瓶頸。

EDA 在硅光子學中不斷發展的作用

EDA 公司一直在推出一類新型數字混合信號 （DMS） 仿真工具，以幫助降低集成光學元件和電子元件的復雜性。

例如，Cadence Xcelium 數字仿真器完全支持 RNM，支持集成光子域和電域的混合信號仿真。它的與眾不同之處在于速度 — DMS 模擬的運行速度明顯快于傳統的 AMS 模擬。同時，它保持了對整個多晶粒系統進行建模的能力。

Cadence 還開發了一個名為 PhotoNet 的庫，使工程師能夠訪問參數化的 RNM，其中包括最常見的硅光子元件，例如激光器、探測器、波導、合路器和分路器。新庫可以與該公司的 EENet 庫一起使用，該庫包含參數化的 RNM 模型，代表電阻器、電感器和電容器器件，以及二極管、晶體管、運算放大器和其他模擬功能。

使用 PhotoNet，工程師可以仿真硅光子學的功能，并驗證其與數字控制器和模擬組件的集成。PhotoNet 模型允許工程師驗證光波導和調制器在特定電壓條件下是否按預期工作。與 EENet 相結合，這種方法可以更有效地驗證混合信號多晶粒系統，減少設計迭代并加快上市時間。

Cadence 還推出了快速采用工具包 （RAK），提供參考代碼，向工程師展示如何在同一系統中對電氣、光學和數字組件進行建模，然后驗證所有組件是否協同工作。

這些工具在克服設計和驗證包含硅光子元件的多晶粒系統的挑戰方面發揮著關鍵作用。DMS 可以通過在電氣、光學和數字域中實現精確建模，幫助驗證和確認未來應用所需的高帶寬系統。因此，工程師可以自信地設計和驗證下一代高性能系統，滿足數據中心、電信、HPC 和 AI 等市場不斷變化的需求。

賭注只會越來越高。新的架構方法有望將硅光子學推向新的計算角色。例如，研究人員開發了一種完全集成的光子張量核心，突出了片上光學矩陣作的潛力。隨著硅光子學越來越多地與數字邏輯協同設計，DMS 和其他協同仿真工具可能至關重要，使工程師能夠在制造芯片之前仿真信號在電氣、光學和數字域中的行為。