JEDEC 固態技術協會 （JEDEC Solid State Technology Association） 宣布發布最新的低功耗雙倍數據速率 6 （LPDDR6） 標準 JESD209-6。

JESD209-6 LPDDR6 標準將顯著提高一系列應用的內存速度和效率，包括移動設備和 AI 系統。新標準代表了內存技術的重大進步，提供了增強的性能、能效和安全性。

為了實現 AI 應用程序和其他高性能工作負載，LPDDR6 采用雙子通道架構，允許靈活作，同時保持 32 字節的小訪問粒度。此外，LPDDR6 還提供了各種新的關鍵功能，包括：

• 每個晶粒 2 個子通道，每個子通道 12 個數據信號線 （DQ），以優化通道性能。

• 每個子通道包括 4 個命令/地址 （CA） 信號，經過優化，可減少球數并提高數據訪問速度。

• 靜態效率模式旨在支持大容量內存配置并最大限度地提高存儲區資源利用率

• 靈活的數據訪問，動態突發長度控制，支持 32B 和 64B 訪問。

• 動態寫入 NT-ODT（非目標片上匹配）使存儲器能夠根據工作負載需求調整 ODT，從而提高信號完整性。

為了幫助滿足不斷增長的電源效率需求，與 LPDDR5 相比，LPDDR6 采用具有 VDD2 的較低電壓和低功耗電源運行。此外，LPDDR6 需要兩個用于 VDD2 的電源。其他省電功能包括交替時鐘命令輸入，以提高性能和效率。動態效率模式在低功耗、低帶寬用例中使用單個子通道接口，同時支持部分自刷新和主動刷新，從而降低刷新功耗。低功耗動態電壓頻率調節 （DVFSL） 可在低頻運行時降低 VDD2 電源，以最大限度地降低功耗。

與以前版本的標準相比，安全性和可靠性改進包括：

• 每行激活計數 （PRAC） 以支持 DRAM 數據完整性。

• Carve-out Meta 模式旨在通過為關鍵任務分配特定的內存區域來提高整體系統可靠性。

• 支持可編程鏈路保護方案和片上糾錯碼 （ECC）。

• 能夠支持命令/地址 （CA） 奇偶校驗、錯誤清理和內存內置自檢 （MBIST），以增強錯誤檢測和系統可靠性。

“LPDDR6 是 JC-42.6 低功耗存儲器小組委員會成員多年努力的結晶，”JEDEC 董事會主席 Mian Quddus 說。LPDDR6 在能效、強大的安全選項和高性能之間取得平衡，是下一代移動設備、AI 和相關應用在注重功耗的高性能世界中蓬勃發展的理想選擇。