SkyWater制造的原型機展現(xiàn)了密集的垂直內(nèi)存邏輯集成，并可測量和模擬AI加速。

一個合作研究團隊展示了據(jù)稱這是美國商業(yè)代工廠制造的首款單片三維集成電路，報告其性能優(yōu)于傳統(tǒng)平面芯片設(shè)計。該原型由斯坦福大學(xué)、卡內(nèi)基梅隆大學(xué)、賓夕法尼亞大學(xué)和麻省理工學(xué)院的工程師開發(fā)，并與SkyWater Technology合作制造。

該芯片通過將內(nèi)存和邏輯直接疊加在一個連續(xù)的過程中，區(qū)別于傳統(tǒng)的二維布局。研究人員沒有將多個成品芯片組裝成一個封裝，而是通過低溫工藝在同一晶圓上順序構(gòu)建每一層器件，設(shè)計成不損壞底層電路，形成密集的垂直互連網(wǎng)絡(luò)，縮短存儲單元與計算單元之間的數(shù)據(jù)路徑。

原型機在天海200毫米生產(chǎn)線上制造，采用成熟的90納米至130納米工藝。該堆棧集成了傳統(tǒng)硅CMOS邏輯、電阻性RAM層和碳納米管場效應(yīng)晶體管，所有這些材料均在約415°C的熱預(yù)算下制造。 團隊表示，早期硬件測試顯示，吞吐量與類似延遲和占用的2D實現(xiàn)相比，提升了大約四倍。

仿真中性能提升十二倍

除了硬件測量結(jié)果外，研究人員還通過模擬評估了更高的堆疊。在AI風格工作負載（包括源自Meta的LLaMA架構(gòu)的模型）上，擁有額外內(nèi)存和計算層的設(shè)計性能提升了多達十二倍。該團隊進一步認為，該架構(gòu)最終可以通過繼續(xù)垂直集成而非縮小晶體管，實現(xiàn)能量延遲積（速度與效率綜合指標）提升100倍至1000倍。

雖然學(xué)術(shù)實驗室此前已演示過實驗性三維芯片，團隊強調(diào)這項工作是在商業(yè)鑄造環(huán)境中構(gòu)建，而非定制研究線。參與該項目的高管將此舉描述為證明，單一的3D架構(gòu)可以轉(zhuǎn)移到國內(nèi)制造流程中，而非局限于大學(xué)的無損室。

“將一個前沿的學(xué)術(shù)概念轉(zhuǎn)化為商業(yè)晶圓廠能夠打造的產(chǎn)品是一項巨大的挑戰(zhàn)，”合著者、SkyWater Technology技術(shù)開發(fā)運營副總裁Mark Nelson表示。

團隊于12月6日至10日在IEEE國際電子器件會議（IEDM 2025）上展示了他們的研究成果。