Imec在本周的IEEE國際電子器件會議（IEDM 2025）上公布了二維材料晶體管集成的兩項關鍵進展，重點介紹了采用單層WSe?和與行業合作伙伴共同開發的新型晶圓廠兼容工藝模塊的創紀錄性能p型場效應晶體效應晶體管。這項工作進一步證明了二維材料可以將CMOS的尺度擴展到硅之外的論點。

這一公告意義重大，因為它顯示了實現可制造2D-FET（可制造性場效應晶體管）的具體工藝層面進展——這一領域與未來的邏輯路線圖、晶體管性能擴展以及歐洲的戰略半導體抱負密切相關。

二硒化鎢 p 型場效應晶體管集成技術實現突破

近年來，二維材料器件的研發重心多集中在基于二硫化鎢（WS?）或二硫化鉬（MoS?）的 n 型器件上，而 p 型器件始終是制約技術發展的瓶頸。Imec 表示，如今這一局面正迎來轉機 —— 通過與臺積電（TSMC）合作，團隊成功開發出適用于二硒化鎢溝道的全新柵堆疊集成技術。

Imec 計算與存儲器件技術研發副總裁 Gouri Sankar Kar 指出：“在 2025 年國際電子器件會議上，我們通過兩場獨立報告展示了成果。在 Imec 核心 CMOS 工業聯盟計劃（IIAP）框架下，與頭部半導體制造商的深度合作，為二維材料基器件的性能突破奠定了基礎。在這兩項合作中，制造商提供的高質量二維材料層，與 Imec 優化的接觸及柵極工藝模塊相結合，是推動技術達到全新高度的關鍵因素。”

二維材料器件研發的一大關鍵挑戰，是在 MX?材料溝道上沉積鉿基高介電常數柵介質（HfO?）—— 這一步驟通常需要借助籽晶層實現。針對 n 型器件，氧化鋁（AlOx）是有效的籽晶層材料，但二硒化鎢的材料特性與之并不兼容。為此，Imec 與臺積電聯合開發出一種創新解決方案：將臺積電提供的兩層單層二硒化鎢進行轉移鍵合，制備出合成雙層二硒化鎢結構，隨后對頂層材料進行氧化處理，形成可支撐鉿基柵介質成核的界面氧化層。

Kar 介紹道：“我們對頂層的單層二硒化鎢進行氧化，將其轉化為界面層，成功實現了鉿基柵氧化層的沉積。這種基于實驗室研發且兼容晶圓廠制程的集成方案，使我們的雙柵極 p 型場效應晶體管取得了創紀錄的性能表現。”

與英特爾合作開發鑲嵌式二維場效應晶體管接觸工藝

Imec 的另一場會議報告介紹了與英特爾（Intel）的合作成果，雙方針對 n 型與 p 型二維場效應晶體管，共同開發出兼容 300 毫米晶圓制造的工藝模塊。合作團隊采用選擇性氧化物刻蝕工藝，對英特爾提供的表面覆蓋有氧化鋁、鉿基高介電常數柵介質和二氧化硅疊層的二維材料進行加工。

Kar 解釋說：“這種氧化物刻蝕工藝，首次實現了與晶圓廠制程兼容的鑲嵌式頂部接觸結構。此外，在垂直接觸刻蝕過程中，界面氧化鋁層會同步發生橫向刻蝕，實現溝道區域氧化鋁的精準去除。這一改進大幅降低了頂柵的等效氧化層厚度（EOT），顯著優化了柵極轉移特性。”

Imec 表示，這些成果標志著二維材料邏輯器件集成技術邁出了關鍵一步，尤其在柵堆疊工藝開發與接觸電阻降低這兩大長期技術瓶頸上實現了突破。

資金支持與未來展望

Imec 的這項研究工作，得到了其核心 CMOS 工業聯盟計劃（IIAP）探索性邏輯項目，以及歐盟 “地平線歐洲” 和 “地平線 2020” 框架下的二維材料中試線（2D-PL）項目的資金支持。隨著各大芯片制造商開始供應工業級二維材料，并與 Imec 的工藝模塊進行集成，合作各方正穩步推動二維場效應晶體管技術向實際 CMOS 制造流程邁進。