英特爾、臺積電以及IBM三家企業在邏輯LSI的微細化方面處于領先地位。這三家企業在最尖端工藝——16/14nm技術上存在哪些戰略差異呢?

　　在2015年1月30日于東京舉行的研討會——SPI論壇“三維工藝的障礙與解決方案”(主辦：日本Semiconductor Portal公司)上，東京大學生產技術研究所的教授平本俊郎登臺發表了演講。他以“從2014 IEDM看16/14nm FinFET技術的最新趨勢”為題，圍繞各企業在半導體元件相關國際學會上發表的內容，介紹了尖端CMOS技術的趨勢。

　　平本首先指出，尖端CMOS技術開發已從22/20nm工藝過渡至16/14nm工藝，采用塊硅基板的平面構造MOSFET(平面塊體MOSFET)隨之完全銷聲匿跡。原因是平面塊體MOSFET很難充分減輕短通道效應及不穩定現象。

　　這樣一來，16/14nm工藝便形成了采用塊硅基板的FinFET(塊體FinFET)、采用SOI(silicon on insulator)基板的FinFET(SOI FinFET)、采用SOI基板的平面構造全耗盡型晶體管(FDSOI)三足鼎立的局面。選擇其中的哪一種“取決于各公司的戰略，但主流肯定是塊體 FinFET”。

　　在2014年12月舉行的“2014年IEEE電子器件國際會議(IEDM 2014)”上，英特爾、臺積電及IBM就16/14nm工藝技術展開了較量。這一技術在邏輯LSI領域相當于最尖端工藝，部分產品已開始量產。

　　英特爾堅持摩爾定律

　　首先是英特爾。該公司發布的是14nm工藝塊體FinFET技術，這是繼22nm工藝之后的第2代FinFET技術。英特爾使用自對準(self- align)方式雙重曝光技術，實現了Fin間距為42nm、柵極間距為70nm、金屬(M2)間距為52nm的“極為細密的圖案。在14nm工藝中實現 這么小的數值，很了不起”。

　　第2代FinFET與第1代相比，通過減小Fin寬度并增加高度，在微細化的同時兼顧了電流驅動力的改善。柵極長度約為20nm。其另一個特點是，為了減小布線延遲，在層間絕緣膜中導入了氣隙。

　　一般來說，FinFET即便不在通道中添加雜質，也可調整閾值電壓，因此對不穩定的耐受能力很強。但實際上，英特爾通過摻雜調整了閾值電壓。對Fin實施了固體源極(solid-state)摻雜。即便如此，閾值電壓的不穩定現象仍然少于22nm工藝。

　　據平本介紹，值得關注的另一點是，英特爾此次使用了與以前不同的指標來表示FinFET的電流驅動力(漏極電流)。發布22nm工藝技術時，該公司給出了 以Fin周長來進行歸一化的漏極電流，而此次則利用Fin的布局寬度進行歸一化。因此，電流驅動力很難與以前的工藝簡單比較。