久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga+dsp

fpga+dsp 文章 最新資訊

FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用

  • 摘要：給出了以FPGA為核心邏輯控制模塊的高性能數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)方法，并在QuartusII8．0集成環(huán)境中進(jìn)行軟件設(shè)計(jì)和系統(tǒng)仿真，最后給出了新型緩存系統(tǒng)中主要功能模塊的仿真圖形。
    關(guān)鍵詞：FPGA；高速；數(shù)據(jù)采集；緩
  • 關(guān)鍵字： FPGA  芯片  高速數(shù)據(jù)  采集    

基于DSP和Modbus總線的智能斷路器控制器設(shè)計(jì)

  • 結(jié)合智能斷路器組網(wǎng)應(yīng)用的需求，闡述了Modbus總線智能斷路器的軟硬件設(shè)計(jì)和實(shí)現(xiàn)。智能控制器采用Modbus通信協(xié)議實(shí)現(xiàn)網(wǎng)絡(luò)互聯(lián)，與上位監(jiān)控計(jì)算機(jī)實(shí)現(xiàn)網(wǎng)絡(luò)控制。實(shí)驗(yàn)表明，系統(tǒng)可靠性高、實(shí)時(shí)性好，具有廣闊的應(yīng)用前景。
  • 關(guān)鍵字： 斷路器  控制器  設(shè)計(jì)  智能  總線  DSP  Modbus  基于  通信協(xié)議  

基于Simulink的數(shù)據(jù)鏈系統(tǒng)仿真及性能分析

  • 未來(lái)戰(zhàn)場(chǎng)必是網(wǎng)絡(luò)中心戰(zhàn)格局下的系統(tǒng)一體化作戰(zhàn)，用于制導(dǎo)的武器數(shù)據(jù)鏈?zhǔn)瞧渲兄匾画h(huán)。通常武器數(shù)據(jù)鏈用...
  • 關(guān)鍵字： Simulink  數(shù)據(jù)鏈系統(tǒng)  仿真  FPGA  

基于FPGA+DSP的雷達(dá)回波發(fā)生器設(shè)計(jì)

  • 雷達(dá)回波發(fā)生器利用現(xiàn)代仿真技術(shù)生成蘊(yùn)含雷達(dá)目標(biāo)和環(huán)境信息的模擬雷達(dá)信號(hào)，用來(lái)對(duì)雷達(dá)系統(tǒng)進(jìn)行性能測(cè)試和評(píng)估。根據(jù)通用性、靈活性要求，提出了一種基于DSP+FPGA的雷達(dá)回波發(fā)生器的設(shè)計(jì)方法；簡(jiǎn)要介紹了設(shè)計(jì)思想，詳細(xì)闡述了系統(tǒng)的硬件組成和軟件設(shè)計(jì)，并給出了測(cè)試結(jié)果并總結(jié)了該雷達(dá)回波發(fā)生器的一些優(yōu)點(diǎn)。
  • 關(guān)鍵字： FPGA  DSP  雷達(dá)回波  發(fā)生器    

基于DSP的PDF417快速解碼終端的設(shè)計(jì)與實(shí)現(xiàn)

  • 基于DSP的PDF417快速解碼終端的設(shè)計(jì)與實(shí)現(xiàn),設(shè)計(jì)并實(shí)現(xiàn)了一種基于DSP平臺(tái)的PDF417條碼快速解碼終端。該終端能對(duì)攝像頭采集的含有PDF417條碼的圖像進(jìn)行復(fù)雜背景下條碼區(qū)域提取、條碼畸變校正等條碼圖像預(yù)處理，實(shí)現(xiàn)了復(fù)雜背景和不均勻光照條件下條碼的全方位快速讀取。
  • 關(guān)鍵字： 終端  設(shè)計(jì)  實(shí)現(xiàn)  解碼  快速  DSP  PDF417  基于  

基于DSP的CAN總線系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

  • 基于DSP的CAN總線系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn),摘要：介紹了基于DSP的CAN控制器的設(shè)計(jì)及應(yīng)用方法，利用該方法可以在波特率高達(dá)lMb／s的條件下穩(wěn)定、可靠地傳輸數(shù)據(jù)，而且延遲時(shí)間很少。實(shí)驗(yàn)證明，利用TMS320F2812內(nèi)嵌的CAN模塊來(lái)構(gòu)成的硬件電路和軟件設(shè)計(jì)十分簡(jiǎn)單
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)現(xiàn)  系統(tǒng)  總線  DSP  CAN  基于  

ISPl362在基于FPGA的紅外成像系統(tǒng)中的應(yīng)用

  • 摘要：ISPl362是飛利浦推出的一款USB可編程控制芯片，其內(nèi)部集成了一個(gè)高級(jí)主控制器，一個(gè)外設(shè)控制器，主機(jī)和設(shè)備控制器兼容USB 2．O協(xié)議，支持12 Mb／s的全速傳輸和1．5 Mb／s的低速傳輸；芯片有三種工作模式，即主
  • 關(guān)鍵字： ISPl  FPGA  362  紅外成像系統(tǒng)    

一種基于FPGA的可編程電壓源系統(tǒng)設(shè)計(jì)

  • 0引言可編程電源指某些功能或參數(shù)可以通過(guò)計(jì)算機(jī)軟件編程進(jìn)行控制的電源。可編程電源的實(shí)現(xiàn)方法...
  • 關(guān)鍵字： FPGA  可編程電壓源  設(shè)計(jì)  Cyclone  

Altera量產(chǎn)發(fā)售低成本低功耗Cyclone IV FPGA

  • 　　Altera公司今天宣布，開始批量發(fā)售Cyclone® IV FPGA。公司還宣布開始提供基于Cyclone IV GX的收發(fā)器入門開發(fā)套件。Altera的Cyclone IV FPGA設(shè)計(jì)用于無(wú)線、固網(wǎng)、廣播、工業(yè)和消費(fèi)類市場(chǎng)等低成本、小型封裝應(yīng)用。與前一代Cyclone產(chǎn)品相比，這些器件前所未有的同時(shí)實(shí)現(xiàn)了低成本和高性能，功耗降低25%，滿足了大批量低成本串行協(xié)議解決方案的需求。 　　Altera器件市場(chǎng)資深總監(jiān)Luanne Schirrmeister評(píng)論說(shuō)：“我們比競(jìng)爭(zhēng)產(chǎn)品
  • 關(guān)鍵字： Altera  FPGA  Cyclone  開發(fā)套件  

基于FPGA的TDI-CCD時(shí)序電路設(shè)計(jì)

  • 摘要：介紹TDI-CCD的特點(diǎn)、工作原理，根據(jù)項(xiàng)目所使用的TDI-CCD的使用要求，設(shè)計(jì)一種基于Altera公司的現(xiàn)場(chǎng)可編程門陣列(FPGA)EP3C-25Q240的TDI-CCD驅(qū)動(dòng)時(shí)序電路，驅(qū)動(dòng)時(shí)序使用VHDL語(yǔ)言編寫，在QuartusⅡ平臺(tái)上進(jìn)行時(shí)序
  • 關(guān)鍵字： TDI-CCD  FPGA  時(shí)序  電路設(shè)計(jì)    

基于H．264視頻編解碼DSP實(shí)現(xiàn)與優(yōu)化

  • 基于H．264視頻編解碼DSP實(shí)現(xiàn)與優(yōu)化,摘要：H．264是最新的視頻編碼國(guó)際標(biāo)準(zhǔn)，是圖像通信研究領(lǐng)域的熱點(diǎn)問(wèn)題之一，利用高性能數(shù)字信號(hào)處理器來(lái)實(shí)現(xiàn)H．264：實(shí)時(shí)編解碼是一種快速有效的方法，有助于H．264視頻標(biāo)準(zhǔn)的迅速推廣和應(yīng)用。TI公司生產(chǎn)的DM64X系列
  • 關(guān)鍵字： 實(shí)現(xiàn)  優(yōu)化  DSP  解碼  視頻  基于  

基于FPGA快速A 律壓縮編碼的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要:本文針對(duì)A律13折線法的算法特點(diǎn)，提出一種并行數(shù)據(jù)處理算法，實(shí)現(xiàn)了編碼的流水線操作。運(yùn)用VHDL語(yǔ)言將其在FPGA中實(shí)現(xiàn)，借助quartus II6.0平臺(tái)進(jìn)行驗(yàn)證，并對(duì)驗(yàn)證結(jié)果進(jìn)行分析，評(píng)估了系統(tǒng)的性能，證實(shí)了該算法的
  • 關(guān)鍵字： FPGA  壓縮編碼    

基于ARM和FPGA的微加速度計(jì)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

  • 摘要：基于常用的MEMS慣性器件微型加速度計(jì)，介紹一種采用ARM和FPGA架構(gòu)來(lái)采集加速度數(shù)值的設(shè)計(jì)方案，微加速度計(jì)的模擬輸出信號(hào)經(jīng)A／D芯片轉(zhuǎn)換后由FPGA進(jìn)行處理和緩存，然后ARM接收FPGA的輸出數(shù)據(jù)并對(duì)數(shù)據(jù)進(jìn)行顯示和
  • 關(guān)鍵字： FPGA  ARM  微加速度計(jì)  數(shù)據(jù)采集    

采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì)

  • 采用FPGA的可編程電壓源系統(tǒng)原理及設(shè)計(jì),概述：介紹一種基于FPGA的可編程電壓源系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)。采用FPGA為控制芯片，應(yīng)用QuartusⅡ軟件和硬件描述語(yǔ)言為工具，通過(guò)數(shù)／模轉(zhuǎn)換和運(yùn)放把數(shù)字信號(hào)轉(zhuǎn)換成模擬電壓信號(hào)。實(shí)驗(yàn)表明，該系統(tǒng)操作靈活方便，穩(wěn)定性強(qiáng)
  • 關(guān)鍵字： 原理  設(shè)計(jì)  系統(tǒng)  電壓  FPGA  可編程  采用  

基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法

  • 基于EDA仿真技術(shù)解決FPGA設(shè)計(jì)開發(fā)中故障的方法,　FPGA近年來(lái)在越來(lái)越多的領(lǐng)域中應(yīng)用，很多大通信系統(tǒng)（如通信基站等）都用其做核心數(shù)據(jù)的處理。但是過(guò)長(zhǎng)的編譯時(shí)間，在研發(fā)過(guò)程中使得解決故障的環(huán)節(jié)非常令人頭痛。本文介紹的就是一種用仿真方法解決故障從而減少研
  • 關(guān)鍵字： 設(shè)計(jì)開發(fā)  故障  方法  FPGA  解決  EDA  仿真技術(shù)  基于  
共9970條 467/665 |‹ « 465 466 467 468 469 470 471 472 473 474 » ›|

fpga+dsp介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473