fpga+dsp 文章最新資訊

基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)

摘要：基于FIR數(shù)字濾波器的原理和層次化、模塊化設(shè)計(jì)思想，結(jié)合Altera公司的CycloneII系列FPGA芯片，提出了FIR數(shù)字濾波器的實(shí)現(xiàn)硬件方案，給出了采用Matlab、QuartusⅡ設(shè)計(jì)及實(shí)現(xiàn)32階低通FIR濾波器的方法步驟，仿真及
關(guān)鍵字： Matlab FPGA FIR 數(shù)字

CANopen協(xié)議在現(xiàn)場(chǎng)總線網(wǎng)絡(luò)中的應(yīng)用

1 引言基于現(xiàn)場(chǎng)總線的網(wǎng)絡(luò)技術(shù)研究是自動(dòng)控制領(lǐng)域發(fā)展的一個(gè)熱點(diǎn)。在各種各樣的工業(yè)現(xiàn)場(chǎng)總線中， CAN 總線以其成本低、速度快、實(shí)時(shí)性和可靠性較高等特點(diǎn)被快速應(yīng)用于汽車電子、醫(yī)療、軍事等領(lǐng)域。但是， CAN 總
關(guān)鍵字：網(wǎng)絡(luò) 應(yīng)用總線現(xiàn)場(chǎng) 協(xié)議 CANopen CANopen協(xié)議現(xiàn)場(chǎng)總線網(wǎng)絡(luò) 對(duì)象字典 DSP

2009年3月30日，Altera在天津大學(xué)成立國(guó)內(nèi)第60所EDA/SOPC聯(lián)合實(shí)驗(yàn)室

　　Altera公司今天宣布，Altera公司于2009年3月10日在天津大學(xué)成立EDA/SOPC聯(lián)合實(shí)驗(yàn)室。這是Altera自2004年3月在中國(guó)電子科技大學(xué)成立首個(gè)EDA/SOPC聯(lián)合實(shí)驗(yàn)室以來的國(guó)內(nèi)第60所聯(lián)合實(shí)驗(yàn)室和培訓(xùn)中心。該實(shí)驗(yàn)室將為數(shù)字邏輯電路、硬件描述語言、微機(jī)原理、電視原理、現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)等本科或研究生課程的實(shí)驗(yàn)教學(xué)以及電子類課程設(shè)計(jì)提供支持，Altera®公司的FPGA開發(fā)環(huán)境將成為貫穿天津大學(xué)電子工程類專業(yè)本科和研究生教育階段的實(shí)驗(yàn)平臺(tái)。　　作為全球領(lǐng)先的可編程邏輯器件
關(guān)鍵字： Altera FPGA SOPC

基于FPGA的高速圖像采集系統(tǒng)設(shè)計(jì)

在高速圖像采集系統(tǒng)中，CPU時(shí)鐘資源、I／O端口資源、傳輸單元等都成為系統(tǒng)的瓶頸。本系統(tǒng)采用FPGA+RAM+USB的設(shè)計(jì)：FPGA硬件采樣模塊，有效降低采樣時(shí)延和CPU時(shí)鐘資源；獨(dú)特的RAM時(shí)序控制與讀寫控制分離設(shè)計(jì)，增加了模塊之間的獨(dú)立性，降低了控制的復(fù)雜度；USB設(shè)計(jì)在實(shí)現(xiàn)高速率數(shù)據(jù)傳輸?shù)耐瑫r(shí)又具有低成本、易安裝等優(yōu)點(diǎn)。
關(guān)鍵字： FPGA 高速圖像采集系統(tǒng)設(shè)計(jì)

Tensilica HiFi 2音頻DSP支持DRM解碼器

2009年3月27日，Tensilica今日宣布，即將推出基于HiFi2音頻DSP的DRM解碼器，設(shè)計(jì)人員可以很方便地集成HiFi2引擎...
關(guān)鍵字： Tensilica HiFi 2 DSP DRM解碼器

C5402 DSP自舉引導(dǎo)方法的分析與研究

在DSP領(lǐng)域，TI公司(德州儀器公司)一直處于世界霸主地位，它生產(chǎn)的TMS320系列DSP芯片以其獨(dú)特的哈佛結(jié)構(gòu)、硬件密集型方案和靈活的指令系統(tǒng)成為數(shù)字信號(hào)處理器產(chǎn)業(yè)中的領(lǐng)先者[1]。其C5000系列DSP芯片具有功耗小、高度并
關(guān)鍵字：分析研究方法引導(dǎo) DSP C5402 DSP 自舉引導(dǎo) 并行引導(dǎo)

基于DSP Builder的正弦信號(hào)源優(yōu)化設(shè)計(jì)及其FPGA實(shí)現(xiàn)

實(shí)現(xiàn)信號(hào)源常用的方法是頻率合成法，其中直接數(shù)字頻率合成法是繼直接頻率合成法和間接頻率合成法之后，隨著電子技術(shù)迅速發(fā)展的第三代頻率合成技術(shù)。DDS是一種全數(shù)字技術(shù)，它從相位概念出發(fā)直接合成所需頻率，它具有頻
關(guān)鍵字： Builder FPGA DSP 正弦

具有自適應(yīng)通信能力的無線傳感網(wǎng)節(jié)點(diǎn)設(shè)計(jì)

無線傳感器網(wǎng)絡(luò)(WSN)是由大量無處不在的、具有通信與計(jì)算能力的微小傳感器節(jié)點(diǎn)密集布設(shè)在無人值守的監(jiān)控區(qū)域而構(gòu)成的能夠根據(jù)環(huán)境自主完成指定任務(wù)的智能自治測(cè)控網(wǎng)絡(luò)系統(tǒng)，可廣泛應(yīng)用于航天、航空、國(guó)防、電力、能源
關(guān)鍵字：傳感節(jié)點(diǎn) 設(shè)計(jì) 無線能力適應(yīng) 通信具有無線傳感網(wǎng) 自適應(yīng)通信 DSP

DSP與ISA總線PnP卡的接口技術(shù)研究

DSP與ISA總線PnP卡的接口技術(shù)研究,為解決多個(gè)總線設(shè)備共享系統(tǒng)總線時(shí)所帶來的系統(tǒng)底層資源的分配和再分配問題,Microsoft公司在1993年以后相繼公布了即插即用PnP(Plug-and-Play)規(guī)范,包括的總線類型有ISA、EISA、PCMCIA、PCI、VESA及SCSI等。PnP技術(shù)提
關(guān)鍵字：技術(shù) 研究接口 PnP ISA 總線 DSP ISA總線即插即用(PnP) DSP芯片識(shí)別配置

基于DSP的DMA控制技術(shù)

基于DSP的DMA控制技術(shù),TMS320C2XX是美國(guó)TI公司推出的一種低價(jià)格、高性能的16位定點(diǎn)運(yùn)算數(shù)字信號(hào)處理器(DSP),它的性價(jià)比極高,目前已成為高檔單片機(jī)的理想替代品,在通信、語音處理、軍事、儀器儀表、圖像處理等領(lǐng)域得到了廣泛的應(yīng)用。在以TM
關(guān)鍵字：技術(shù) 控制 DMA DSP 基于 DMA DSP HOLD操作

飛機(jī)剎車模糊神經(jīng)網(wǎng)絡(luò)DSP嵌入式控制系統(tǒng)

飛機(jī)剎車模糊神經(jīng)網(wǎng)絡(luò)DSP嵌入式控制系統(tǒng),飛機(jī)剎車系統(tǒng)是飛機(jī)上具有相對(duì)獨(dú)立功能的子系統(tǒng)，承受飛機(jī)的動(dòng)、靜態(tài)載荷及著陸時(shí)的動(dòng)能，實(shí)現(xiàn)飛機(jī)的制動(dòng)控制。　　從20世紀(jì)40年代至今，飛機(jī)剎車系統(tǒng)已發(fā)展到第四代。第一代飛機(jī)剎車系統(tǒng)由離合開關(guān)調(diào)節(jié)壓力來實(shí)現(xiàn)剎
關(guān)鍵字：嵌入式控制系統(tǒng) DSP 神經(jīng)網(wǎng)絡(luò) 剎車模糊飛機(jī) 數(shù)字信號(hào)處理飛機(jī)剎車系統(tǒng) 神經(jīng)網(wǎng)絡(luò) 模糊控制嵌入式

液晶顯示器邊框精密檢測(cè)系統(tǒng)的實(shí)現(xiàn)

液晶顯示器邊框精密檢測(cè)系統(tǒng)的實(shí)現(xiàn),液晶顯示器現(xiàn)在已實(shí)現(xiàn)了大規(guī)模生產(chǎn)，其外部框架要求和液晶面板達(dá)到無縫結(jié)合，為了達(dá)到工業(yè)標(biāo)準(zhǔn)，需要對(duì)批量生產(chǎn)的顯示器邊框的制作精度進(jìn)行檢測(cè)。其檢測(cè)過程為用固定位置的12個(gè)傳感器對(duì)顯示器邊框上不同的12個(gè)點(diǎn)進(jìn)行
關(guān)鍵字：實(shí)現(xiàn) 檢測(cè)系統(tǒng) 精密邊框液晶顯示顯示器邊框檢測(cè)系統(tǒng) 接觸式測(cè)距 DSP CAN

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè)

基于ARM和FPGA的聲納波形產(chǎn)生系統(tǒng)設(shè),1、引言　　最佳聲納系統(tǒng)的設(shè)計(jì)需要從聲納波形、聲納信道和聲納接收機(jī)三方面進(jìn)行綜合考慮[1]。在聲納信道一定的假設(shè)下，需要設(shè)計(jì)最佳聲納波形和最佳接收機(jī)，使聲納系統(tǒng)能在給定的聲納環(huán)境中對(duì)目標(biāo)有最佳的檢測(cè)效果。
關(guān)鍵字：產(chǎn)生系統(tǒng) 波形聲納 ARM FPGA 基于 ARM FPGA 聲納波形產(chǎn)生系統(tǒng) DDS 軟件

USB OTG的IP Core設(shè)計(jì)與FPGA驗(yàn)證

為了實(shí)現(xiàn)USB設(shè)備之間的直接通信，介紹一款USB 0TG IP核的設(shè)計(jì)與FPGA驗(yàn)證。在分析OTG補(bǔ)充規(guī)范的基礎(chǔ)上，重點(diǎn)描述了USB OTG IP核的設(shè)計(jì)原理、模塊劃分以及每個(gè)模塊的功能，然后對(duì)USBOTG的部分特性進(jìn)行詳細(xì)的闡述，最后給出該IP核在ModelSim中的功能仿真及FPGA驗(yàn)證結(jié)果。結(jié)果表明，該IP核具備主機(jī)功能和設(shè)備功能，可作為一個(gè)獨(dú)立的IP模塊應(yīng)用到SoC系統(tǒng)中。
關(guān)鍵字： FPGA 驗(yàn)證設(shè)計(jì) Core OTG IP USB

CEVA-TeakLite-III擁有同類處理器中最高的面積及能源效率

　　全球領(lǐng)先的知識(shí)產(chǎn)權(quán) (IP) 平臺(tái)解決方案和數(shù)字信號(hào)處理器 (DSP) 內(nèi)核的領(lǐng)先授權(quán)廠商CEVA公司宣布，Berkeley Design Technology, Inc. (BDTI) 已經(jīng)公布對(duì)32位 CEVA-TeakLite-III DSP進(jìn)行之BDTI DSP Kernel Benchmarks? 認(rèn)證測(cè)試所得的結(jié)果。BDTI 采用這個(gè)基準(zhǔn)工具套件進(jìn)行認(rèn)證，結(jié)果表明CEVA-TeakLite-II達(dá)到同類處理器中最高的DSP面積效率和能源效率。此外，CEVA-TeakLite-I
關(guān)鍵字： CEVA DSP TeakLite