久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > EDA/PCB > 市場分析 > 英特爾10nm設計規則初定 EUV技術恐錯失良機

英特爾10nm設計規則初定 EUV技術恐錯失良機

—— EUV技術仍面臨諸多技術難題
作者: 時間:2011-03-09 來源:SEMI 收藏

  針對10nm節點,希望在非關鍵層使用193nm浸入式技術,以及在更復雜和更精細的線切割步驟中使用。“在這些步驟中,是我們的首要選擇,”他說。如果尚未就緒,那么很可能會使用無光罩或193nm浸入式技術來處理線切割步驟。

本文引用地址:http://cqxgywz.com/article/117543.htm

  也已大致確立了其10nm設計規則,它將是基于1D單向、柵格式的設計。但難題是:英特爾的10nm設計規則必須以EUV或是193nm浸入式方案其中一種為主,他表示。

  EUV顯然趕不及英特爾的10nm節點設計規則定義時程了,他說。據報導,英特爾已開始制定基于193nm浸入式和多重曝光(multiple-patterning)的設計規則。

  當EUV工具就緒,英特爾可能會回頭重新定義設計規則。因此,實際上EUV仍有可能用于10nm節點。但若工具沒有準備好,英特爾就必須尋求其他的選擇。該公司的10納米設計規則將正式在2013年第一季抵定。


上一頁 1 2 下一頁

關鍵詞: 英特爾 EUV

評論


相關推薦

技術專區

關閉