久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > EDA/PCB > 業界動態 > 臺積電將推出新CoWoS封裝技術:打造手掌大小高端芯片

臺積電將推出新CoWoS封裝技術:打造手掌大小高端芯片

作者: 時間:2024-11-29 來源:快科技 收藏

11月28日消息,據報道,(TSMC)在其歐洲開放創新平臺(OIP)論壇上宣布,正在按計劃對其超大版本的CoWoS進行認證。

本文引用地址:http://cqxgywz.com/article/202411/465062.htm

此項革新性技術核心亮點在于,它能夠支持多達9個光罩尺寸(Reticle Size)的中介層集成,并配備12個高性能的HBM4內存堆棧,專為滿足最嚴苛的性能需求而生。

然而,超大版CoWoS的實現之路并非坦途。具體而言,即便是5.5個光罩尺寸的配置,也需仰賴超過100 x 100毫米的基板面積,這一尺寸已逼近OAM 2.0標準尺寸的上限(102 x 165mm)。而若追求9個光罩尺寸的極致,基板尺寸更是要突破120 x 120毫米大關,這無疑是對現有技術框架的一大挑戰。

此等規模的基板尺寸變革,不僅深刻影響著系統設計的整體布局,也對數據中心的配套支持系統提出了更高要求,尤其是在電源管理和散熱效率方面,需要更為精細的考量與優化。

希望采用其先進封裝方法的公司也能利用其系統集成芯片()先進垂直堆疊其邏輯芯片,以進一步提高晶體管數量和性能。借助9個光罩尺寸的CoWoS封裝技術,預計客戶會將1.6nm芯片放置在2nm芯片之上。



評論


相關推薦

技術專區

關閉