摘要

應(yīng)用處理器（APU）長期以PoP（Package-on-Package）形態(tài)與DRAM豎向堆疊，是智能手機(jī)主板的“面積預(yù)算中心”。2025年約65%的APU仍采用PoP，其余為單芯片封裝；到2030年，基于Fan-Out（如TSMC InFO-PoP）的PoP將從2025年的約18%提升至約三分之二，傳統(tǒng)FC-BGA/MCeP類PoP與單芯片形態(tài)占比同步下降。在材料與結(jié)構(gòu)層面，F(xiàn)an-Out以RDL取代層壓基板，配合TIV實現(xiàn)更薄、更短互連路徑；而MCeP通過銅芯焊球與模封樹脂控制翹曲與層間距，在安卓陣營廣泛落地。面板級Fan-Out（FO-PLP）正由多家OSAT推向量產(chǎn)，成本優(yōu)勢顯著，但仍面臨翹曲、線寬線距與RDL層數(shù)等工藝挑戰(zhàn)。

1. 市場與系統(tǒng)背景

APU通常集成CPU/GPU/AI引擎等，是高集成SoC；約85%的APU與基帶（BB）同芯集成，另有約15%（以Apple與Google為主）仍采用離散APU與基帶芯片，導(dǎo)致器件在封裝與系統(tǒng)布局上呈現(xiàn)不同演化路徑。PoP流行的根因在于：在主板面積與高度受限的前提下，通過垂直堆疊縮短APU至DRAM的鏈路并為其他器件釋放布板空間，但同時把散熱難題直接“壓在”APU之上，提升了對封裝熱設(shè)計與裝聯(lián)良率的要求。
從數(shù)量結(jié)構(gòu)看，2025年P(guān)oP約占65%，單芯片APU約占35%（多見于不與DRAM同封的方案或系統(tǒng)層面采用MCP/NAND-DRAM組合）。

2. PoP是什么：從材料棧到裝聯(lián)流程

典型PoP包含：層壓基板（substrate）、RDL、BGA焊球、貫穿結(jié)構(gòu)（TMV/TIV）、底部填充、引線、貼片膠與EMC封料等；上層DRAM通常以錯位堆疊并以金/銅引線鍵合至下層基板。兩層可在主板上進(jìn)行一次或兩次回流實現(xiàn)互連；也可先將上層記憶體回流到APU封裝后再與主板二次回流裝聯(lián)。
優(yōu)點：節(jié)省主板面積、縮短APU-DRAM路徑；缺點：散熱路徑受限、互連復(fù)雜度與裝聯(lián)容差變小，易引入錯位與焊接缺陷。

3. 主流PoP技術(shù)譜系

3.1 FC-BGA / FC-CSP PoP

在2016年前，Apple以FC-BGA PoP為主；自A10（iPhone 7）起轉(zhuǎn)向TSMC InFO，2017年A11以銅柱TIV取代TMV。安卓陣營在2019年前后開始在PoP中引入互連中介層（以Exynos 9810為例），截至2025年FC-BGA/FC-CSP PoP仍廣泛存在，同時相當(dāng)比例APU并不堆疊DRAM而是單芯片形態(tài)。
工程要點：為控制大面積翻晶裸片導(dǎo)致的翹曲，多采用更厚基板與更大上球尺寸作為上下層間距與可靠性的“穩(wěn)定器”。

3.2 MCeP（Molded-Core Embedded Package）

MCeP由Shinko開發(fā)，通過銅芯焊球連接上下基板，抑制焊球塌陷、精確控制層間距，隨后以模封樹脂填充空隙，因此可配用更薄的基板并降低整體厚度；該方案已被海思、聯(lián)發(fā)科與高通用于APU PoP量產(chǎn)。
工程意義：以結(jié)構(gòu)剛度與封裝材料體系協(xié)同來替代“加厚基板/加大焊球”的傳統(tǒng)思路，取得厚度與翹曲的兼容平衡。

3.3 Fan-Out / InFO-PoP（TSMC）

Fan-Out以已測良裸片（KGD）在載板上模封形成“再構(gòu)晶圓”，隨后加工RDL并在其上形成凸點；由于RDL取代層壓基板，封裝更薄、I/O扇出范圍擴(kuò)展到裸片以外的模封區(qū)，電/熱性能與封裝面積效率顯著改善。除APU外，F(xiàn)an-Out WLP也被用于PMIC等器件。
量產(chǎn)進(jìn)展與風(fēng)向：

• Samsung于Exynos 2400在S24/S24+上采用FOWLP；高通與聯(lián)發(fā)科在2025年被傳將加入該趨勢。

• Google正從三星工藝/Exynos系設(shè)計轉(zhuǎn)向TSMC，并在Tensor G5上采用InFO（與Apple同路）。

對比一覽（節(jié)選自報告表格）：

4. 面板級Fan-Out（FO-PLP）：成本曲線的潛在“新拐點”

2025–2026年，Amkor、ASE、PTI、nepes等多家OSAT推進(jìn)FO-PLP；2027–2028年起，PLP有望在手機(jī)APU的WLP市場份額上“可見”增長。面板相較晶圓的單位面積成本優(yōu)勢適合智能手機(jī)這類高出貨場景，但產(chǎn)線設(shè)備更替與工藝開發(fā)投入導(dǎo)致導(dǎo)入節(jié)奏偏穩(wěn)健；當(dāng)前主要挑戰(zhàn)包括翹曲控制、線寬/線距收斂與RDL層數(shù)提升。
值得注意的是，Google曾在Tensor G3（2023）試水三星FO-PLP，隨后在2024年回到標(biāo)準(zhǔn)PoP，顯示PLP在APU上的量產(chǎn)成熟度尚需時間；傳聞其將在2025年Q4的G5轉(zhuǎn)向InFO-PoP。PLP已在PMIC等器件先行落地。

5. 系統(tǒng)架構(gòu)聯(lián)動：基帶整合、熱設(shè)計與裝聯(lián)工藝

• 基帶整合：在非集成BB場景（Apple等），基帶通常與自身DRAM組成FC-BGA PoP；2024年Q4 Apple發(fā)布自研5G調(diào)制解調(diào)器C1（4nm），與DRAM同側(cè)封裝，RF收發(fā)器為7nm置于另一面。高通預(yù)計至2027年逐步失去蘋果基帶訂單，這為后續(xù)APU-BB單芯集成打開想象空間。

• 熱問題：DRAM直接置于APU上方，熱流出路徑受阻，封裝/系統(tǒng)需在材料（EMC、底填、TIM）、結(jié)構(gòu)（TIV/TMV、球柵布置）與系統(tǒng)級散熱（均熱片/石墨片/VC）上協(xié)同優(yōu)化。

• 裝聯(lián)工藝：PoP可一次或兩次回流實現(xiàn)堆疊與主板互連；在倒裝SoC的高度限制下，上層球尺寸與共面性控制是裝聯(lián)良率關(guān)鍵點之一。

6. 工藝/成本前瞻：2nm、芯粒與經(jīng)濟(jì)性

隨著制程推進(jìn)，裸片面積與成本上升、基板翹曲風(fēng)險加劇。高端APU在2026年將進(jìn)入2nm時代；芯粒（chiplet）化可將部分IP遷移至成熟節(jié)點以緩解成本與良率，但在智能手機(jī)SoC上的經(jīng)濟(jì)性窗口仍需數(shù)年。Fan-Out本身具備對芯粒的良好支撐性，但業(yè)內(nèi)判斷若要在智能手機(jī)APU落地，時間窗口大概率不早于2027–2028年。

7. 工程清單：為下一代APU封裝做設(shè)計預(yù)案

1. 封裝選型矩陣：以系統(tǒng)厚度目標(biāo)/主板層數(shù)/AI算力熱設(shè)計作為一階約束，評估InFO-PoP、MCeP與FC-BGA PoP在厚度、翹曲、I/O密度與良率上的權(quán)衡。

2. 互連/材料：在Fan-Out中優(yōu)化RDL層數(shù)與L/S，驗證TIV直通路徑的SI/PI窗口；在MCeP/FC-BGA中，建立上球塌陷/共面性窗口與基板厚度的DOE。

3. 熱-機(jī)械協(xié)同：建立熱-機(jī)械共仿真（APDL/Ansys）評估模封系數(shù)、底填模量、TIV/TMV熱阻與DRAM上方散熱構(gòu)件的匹配策略，避免早期疲勞失效。

4. 裝聯(lián)工藝：對“一次回流疊堆+二次主板回流”和“先Top-On再與主板回流”兩種流程做SPC控制與失效歸因（頭頂/側(cè)壁偏移、橋連、空洞），并納入板級再加工窗口。

5. 供應(yīng)鏈與良率：PLP導(dǎo)入需與OSAT就面板翹曲、RDL多層對準(zhǔn)、再構(gòu)面板缺陷密度建立共同KPI；以PMIC/射頻前端等“先行器件”驗證工藝成熟度，再遷移至APU。

8. 結(jié)論與行業(yè)展望

• 技術(shù)主線：從FC-BGA/MCeP向Fan-Out（InFO-PoP）遷移，是厚度、I/O密度與熱/電性能的合力結(jié)果；到2030年Fan-Out類PoP將成為智能手機(jī)APU封裝主流。

• 成本與量產(chǎn)：PLP具備成本曲線優(yōu)勢，但短期內(nèi)APU仍以晶圓級Fan-Out與成熟PoP并行；PLP更多在輔助器件先行試產(chǎn)，等待工藝窗收斂。

• 系統(tǒng)協(xié)同：BB整合路線、多層系統(tǒng)熱設(shè)計與板級裝聯(lián)良率，是評估封裝路線時必須同步優(yōu)化的三個維度。

• 時間軸：高端APU 2nm時代在即（~2026），芯粒化短期內(nèi)技術(shù)可行、但經(jīng)濟(jì)性未必成立，真正產(chǎn)業(yè)化窗口預(yù)計在2027–2028年后。

附：術(shù)語與對照

• PoP：上下兩層封裝垂直堆疊；下層為APU，上層為DRAM。

• FC-BGA/FC-CSP：翻晶+層壓基板方案，依賴較厚基板與大上球控制翹曲與間隙。

• MCeP：上下基板以銅芯焊球連接并模封填充，兼顧薄型與可靠性。

• Fan-Out / InFO-PoP：以RDL取代層壓基板，TIV實現(xiàn)上下層互連，薄型與I/O扇出能力強(qiáng)。

• FO-PLP：在面板上實現(xiàn)Fan-Out，目標(biāo)是顯著降低單位面積成本并提升產(chǎn)能。