久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

新聞中心

EEPW首頁 > 智能計算 > 設計應用 > 提升定制計算性能上限的三項新技術

提升定制計算性能上限的三項新技術

作者: 時間:2025-11-25 來源: 收藏

更多客戶、更多設備、更多技術和更高性能——這才是定制的真正所在硅正朝著前進。雖然摩爾定律仍在運作,定制化正迅速成為推動數據基礎設施變革、創新和性能的引擎。越來越多的用戶和設計師正在擁抱這一趨勢,如果你想了解定制技術的前沿,最值得研究的是數據中心的設備,即驅動AI集群和云的XPU、CPU和GPU。到2028年,定制設備將占550億美元的收入,占市場的25%。為該細分市場開發的技術將滲透到其他細分市場。

以下是Marvell的三項最新創新:

封裝與RDL中介器

通過縮小晶體管實現性能和功耗提升變得越來越困難且成本高昂。“摩爾定律的進展明顯減緩。每一代技術,我們都無法獲得過去那種性能翻倍的提升,“Marvell的Mark Kuemerle說,副定制云解決方案技術總裁。“不幸的是,數據中心不在乎。他們需要一種每一代都能提升性能的方法。”

芯片組不再通過縮小晶體管來讓更多晶體管進入有限空間,而是讓設計者能夠將磁芯疊加,封裝作為垂直的上層結構。

Marvell 于五月推出的 2.5D 封裝增加了有效量硅對于給定空間,2.8倍。同時,RDL中介器以更高效的方式布線。在傳統芯片組中,單個中介器覆蓋其所連接芯片的地面空間以及它們之間的任何區域。如果兩個計算核心位于芯片組封裝的兩側,中介器將覆蓋整個空間。

相比之下,Marvell? RDL中介器被裝配在單個計算芯片上,由六層互連管理連接。

1764059720218398.jpeg

2.5D和多層封裝。以現有制造技術,芯片的最大面積可達略超過800平方毫米。通過堆疊,XY封裝內晶體管總數可以呈指數增長。在這些封裝中,RDL中介體是電梯井,以節省空間的方式實現層間和跨層的連接。

整體而言,封裝空間可支持1390毫米之硅以及四組高帶寬存儲器3/3E(HBM3/3E)。Marvell 多芯片封裝平臺實現了被動器件的集成,以減少芯片組封裝中電源引起的潛在信號噪聲。

“幾年前,先進的包裝只是次要考慮。它已成為關鍵的差異化因素。它的重要性和硅“,甚至更多,”Marvell先進包裝高級工程師Mayank Mayukh說。“現在是做包裝工程師的好時機。”

定制SRAM(靜態隨機存取存儲器)

““內存”和“定制”這兩個詞在計算機領域中很少出現。大容量、商業生態系統的開放性、向更高密度的快速轉型以及存儲和存儲的極其復雜,都引導行業遵循標準。人工智能正在改變這一切。

憑借業界最高的每平方毫米帶寬,Marvell 定制 SRAM 使芯片設計師能夠回收高達 15% 的 2nm 設計總面積。減少 SRAM 的大小——片上緩存的首選內存——使設計者能夠自由增加計算核心、增加內存、降低設備尺寸或成本,或將以上所有方法結合,以滿足特定的性能、功耗、使用場景或總成本目標。雖然最常與CPU相關,SRAM也被用于交換機和其他芯片中。

Marvell 定制 SRAM 在相同密度下,在最高 3.75 GHz 頻率下,其待機功耗比標準片上 SRAM 低多 66%。

定制SRAM是Marvell在提升記憶力方面的第三項創新;每個節點針對內存層級的不同層級(見下圖)。2024年12月,Marvell發布了定制HBM技術,旨在減少高帶寬內存(HBM)密集堆棧所需的空間和功耗,同時將內存容量提升高達33%。2024年7月,Marvell推出了Structera系列CXL控制器[JB1],用于為云端服務器增加數TB內存和輔助計算能力。

1764059744338905.jpeg

在內存層級結構中,SRAM 通常集成到 XPU 芯片中。雖然容量最小,但內存速度最快存儲 庫并且坐落在距離XPU最近的地方。HBM包含在XPU封裝中,提供GB存儲空間。CXL放在相鄰的主板上,能提供數TB的存儲空間,但它和XPU的距離最遠。

 

封裝集成電壓調節(PIVR)

半導體本質上是微型電網。電力需要在異構環境中以不同電壓范圍實時通過混沌環境(熱量和噪聲)通過復雜路徑分配給不同類別的“客戶”(邏輯、I/O等)。而且,雖然電力需求波動不可預測,但電力供應必須保持穩定。

PIVR封裝本質上允許系統設計師從使用板級電源傳輸系統——由多個元件組成的獨立子系統,通常位于印刷電路板上距離處理器數英寸處——轉向更小、更快、集成化硅芯片和被動元件緊密耦合于處理器。

從車載到封裝式的轉變帶來了諸多好處。縮短電力傳輸路徑可將輸電損耗降低多達85%,從而使總功率輸出增加15%。集成還能減少電路板空間,降低系統成本。

接近還意味著更高的功率密度——每平方毫米3到4安培,而傳統方案為每平方米1.5到2安培——以實現更高的計算密度。屏幕截圖_25-11-2025_163631_www.marvell.com.jpeg此外,功率產生的噪聲大幅下降(見下圖)。更低的噪聲和更高的密度,反過來為每平方英尺的設施帶來更高的收入和更好的投資回報率鋪平了道路。換句話說,IVR使得當前尖端芯片的功率能夠從500瓦提升到1200瓦,提升到4千瓦級別,并以更高效的方式利用這些功率。

通常,電壓調節器位于處理器較遠處,位于板子底部。通過PIVR,它們可以集成到芯片封裝的底部。

過去十年,PIVR在行業中偶爾出現,但隨著技術進步和對更好電力分配的緊迫需求,它正逐漸成為焦點。



關鍵詞: 計算 芯片

評論


相關推薦

技術專區

關閉