對于越來越多的設計來說，IR 壓降變得越來越成問題，這表明供電網絡 （PDN） 在需要時無法為設計的各個部分提供足夠的電流。不幸的是，這個問題沒有簡單的解決方法。

過去，當電壓高得多時，小的電壓下降并不重要。同時，電線更粗，電阻更低。最后，開關速度較慢，產生的電流尖峰更小。所有這些都在最近的技術節點上變得更糟，結果是越來越多的設計在時序上出現問題。

“這曾經是一個二階問題，”Ansys（現隸屬于Synopsys）的產品營銷經理Marc Swinnen說?！澳枰ㄟ^非常細的電線快速、大電流尖峰，這些電線對任何壓降的容差非常低。保證金一直是一條簡單的出路，但保證金在空間方面非常昂貴，而且在性能上也很昂貴。

為了解決這個問題，需要更加關注供電網絡的設計。“電網開發是分區后的第一步，”西門子數字工業軟件產品管理高級總監 Joe Davis 說。“但關鍵是，在那個時候，在放置和路線之前，你不知道大門會去哪里，而且它們并不完全一樣?！?/p>

因此，PDN 設計需要在所有細節都已知之前開始。“基本架構是在電池排周圍形成一個電源環，然后這些排在邊緣進入環，”Ansys的Swinnen解釋道。“因為當你沿著一排電池向下移動時，功率會下降，所以每個電池都會消耗一些功率，因此電壓會下降。在行的中間，你有最深的落差。為了支持電源電壓，您可以在環上拉帶子。您從環的頂部到環的底部拉一條帶子，在它穿過的每一排處，您將一個過孔釘在本地電源軌上以支撐它。你有這個網格結構。電源帶的數量，電源帶之間的間距，你擁有的越多，提供的電壓就越好。

如果電線具有更高的電阻，則存在次要問題?！凹t外壓降的問題是熱，”Empower Semiconductor客戶應用工程總監Luca Vassalli說?！叭绻须娏髁鬟^紅外線的電阻，它就會消耗電力。它產生電流平方的平方的功率。隨著電流的增加，降低電阻很重要。使用當今的處理器，內核可拉動 1,000 安培。如果您在 1,000 微歐上有 100 安培，則損失了 100 瓦。100 瓦可能是處理器功率的 10%。

與所有事情一樣，總是需要權衡。使供電線變粗會使其更難布線，這會影響面積。將設備推得更遠可以為電線或較粗的電線提供更多空間，但會減少連接它們的可用區域。

有人嘗試通過將電源線移至芯片背面來解決這個問題?！斑@個概念是將又大又粗的電力線移開，”西門子的戴維斯說。“這確實有幫助，但它會產生另一個問題。它不是時間，而是熱。把電源線移開后，你可以裝進更多的東西，而且東西可以更緊密地靠在一起。你可以更快地運行事情，但當這種情況發生時，它們會變得更熱。電線的可靠性會因熱量而呈指數級下降，因此溫度越高，電阻越高，紅外壓降越大，可靠性越低。以更低的紅外壓降提供更大的電流之間存在競爭，但您將產生更多的熱量，而必須消散這些熱量。為了利用新伎倆，我制造了一個新問題。

分層問題
當芯片工程師專注于芯片上的走線時，該芯片可能位于系統內電路板上的封裝內的中介層上，而主電源就位于此。這創造了一條漫長的道路，需要理解。“有很多方法可以在芯片層面驗證這一點，但對于芯片/封裝/電路板問題，我們看到了很多問題，”弗勞恩霍夫 IIS 自適應系統工程部高效電子部門負責人 Andy Heinig 說?！皼]有人能真正回答如何對芯片、封裝、電路板進行供電驗證的問題。這確實是一個懸而未決的問題。

目標是在需要的時間將能量轉移到需要的地方，并在需要的時間以最小的損耗移動。“造成紅外壓降的是功率級和負載之間的距離，”Empower 的 Vassalli 說?！拔覀冋谂Υ_保我們可以將功率級盡可能靠近處理器。一種方法是增加開關穩壓器的帶寬，這反過來又允許您使用更少的電容器。如果您將開關穩壓器的帶寬增加 10 倍，則所需的電容量會減少 10 倍。這會產生更多的空間。我們發現最好的折衷方案是將穩壓器保持在封裝外部，但盡可能靠近封裝，因此位于 PCB 的背面。要真正實現封裝內部的集成，還需要進行另一個級別的改進，但關于將集成穩壓器 （IVR） 放入封裝中有很多討論。

在封裝內，許多最大的設計都將包括一個中介層?！爸薪閷痈虞p松，”Swinnen 說。“它通常類似于 16 納米或 35 納米技術，但你擁有更大的功率。在中介層上，通過微凸塊，你需要有電源，不僅是芯片，也許還有上面的芯片。它必須使用硅通孔 （TSV） 和這些微小凸塊通過芯片饋電。必須通過這些微小的連接饋電數百瓦。它更復雜。這是不同的。有新的元素開始發揮作用。但同樣的問題也適用。情況會變得更糟嗎？這肯定更復雜。

中介層也開始表現得更像 PCB。“當你開始獲得具有長走線的中介層時，Ls [電感] 可能會成為一個問題，”戴維斯說。“你可以產生共鳴。在 3D-IC 中，您開始遇到與電路板上傳統封裝相同的信號完整性問題，但您談論的是比電線更短的東西、更短的走線，因此影響較小。但今天的中介層變得如此之大，當你查看代工廠的路線圖和他們計劃將數百個芯片組合在一起的系統時，L 和 C 的 [電容] 會產生重大影響，而 K [電導]，以及一大堆其他因素。

多芯片組件對許多芯片制造商來說是新的，因此工程師可能不太熟悉這些挑戰?！跋冗M封裝引入了非傳統的供電路徑，”Ansys首席產品經理Takeo Tomine說?！斑@包括 TSV、微凸塊、混合鍵和中介層。這些都會增加電阻和電感，使電源完整性進一步復雜化。在 DDR PHY 中，早期分析可能會發現，將 I/O 驅動器放置在離主電源抽頭太遠的地方會導致在同時開關輸出 （SSO） 事件期間出現過多的 IR 壓降，從而促使修改布局以縮短電源路徑。同樣，在數百個 I/O 通道并發運行的 HBM 設計中，及早檢測 PHY 或控制器區域中的局部 IR 壓降可以指導分區策略，以隔離大電流域并提高電網粒度。

共同設計它們將是顯而易見的答案?！白鳛楣こ處煟覀兘鉀Q所有問題的方式——使用邊界條件，”戴維斯說?！皬倪@個接口到這個接口，從這里到這里，我只能在這個骰子上掉這么多。我可以在這些邊界條件下將其相加。它被劃分和分配，以便每個部分都能獲得其預算的一部分。如果你看看 HBM，它們正在將內存芯片堆疊成 8 和 12 高。每一個之間都有一個過孔，你必須從底部向頂部供電。紅外壓降，從電源引腳一直到頂部，是他們性能范圍的很大一部分，因此他們必須像這樣劃分它。

當涉及安全性和可靠性時，這些問題會變得更大?！拔覀冊谄囶I域遇到了問題，因為功能安全要求完全不清楚，”弗勞恩霍夫的海尼格說。“你在功能方面的功能安全上花費了如此多的精力，然后我們在供電網絡上有很多不確定性。我們有來自供電網絡的單點故障。

汽車在這一領域面臨著許多問題?！捌囆袠I開始進入先進節點，他們面臨著一個問題，因為如果他們遵循所有代工規則，他們就無法設計出有競爭力的芯片，”戴維斯說?！皼]有解決方案空間，因此他們正在研究代工廠使用的電遷移規則的嚴格性。今天使用的規則是建立在布萊克方程組之上的，但這些方程忽略了它是一個網絡的事實。它是一個供電網絡。只有在少數幾個地方，我只有一條路徑可以向大門輸送電力。如果我的一個部分的電阻略有增加，那么該電力將通過另一條途徑傳遞。真正的基于物理的可靠性分析表明，布萊克方程組和當前模型不僅給出了悲觀的結果，而且在許多情況下是完全錯誤的結果。

功能層次結構
除了芯片、封裝和電路板的層次結構之外，還有一個影響供電網絡設計的功能層次結構。這也會導致多個問題，例如平均電流需求、峰值需求以及隨時間變化的需求。“我們并不完全確定，尤其是當我們必須考慮數百個用例時，我們對供電網絡的要求是什么，”Heinig 說?！叭绻覀冊谧畲笙拗葡聺M足要求，我們就無法設計這樣的網絡。這是不可能的，我們必須處理普通病例。但沒有人知道這些平均案例是否代表用例。

平均值通常不考慮功能?！霸谌魏螘r間點，有些閘門正在切換，有些則不會。但你可以將其平均化，凈凈值，當你的電源必須為 1,000 個門供電時，它會看到平均電流消耗，“Swinnen 說?！澳憧梢栽O計成平均消耗得到電力網絡的良好支持。然后還有動態壓降，即特定時間的特定柵極都一起切換，突然出現需要供電的局部尖峰。這是電流中瞬態的、與時間相關的峰值。

但并非所有這些都可能是問題?！靶疫\的是，峰值電流的定義通常非常狹窄，而且沒有很多同時達到峰值的門，”戴維斯說。隨著設計將更多的網絡推向臨界點，您的松弛度幾乎為零。您必須檢查平均值和峰值，并確保不僅查看該柵極上的紅外壓降，還查看其對時序的影響。一個門可能有 10% 的 IR 下降，根據大多數傳統指標，這是違規的。但如果它處于一條遠未危急的路徑上，它可能就無關緊要了。

找到這些峰值可能很困難，因為并非所有峰值實際上都是可能的?！叭绻阌幸粋€多核處理器系統，如果你假設它們都可以以最大速率運行，然后看看功耗，你離你真正能提供的東西還很遠，”Heinig 說?！斑@是一個死用例，因為你永遠不能以這種方式使用該系統。沒有用例是所有內核都全速運行，并且無法提供能夠提供 100% 負載的供電網絡。

這造成了兩難境地?！叭藗円呀涢_始使用他們所謂的無向量分析，這是一種虛構的向量，”戴維斯說?！八f，'我不知道你要跑什么，所以讓我們把這個假設的最壞情況放在一起。'但是當你有這么大的骰子時，你還要做什么？其他客戶說，'我不相信這一點。我將選擇一些我將要使用的向量。你如何科學地做到這一點？他們開發了似乎有效的流程，但它是否在探索了最糟糕的角落的意義上簽字？祝你好運。

情況變得更糟。“這也是軟件，”Heinig 說?！斑@里的問題是他們在開發階段繼續開發軟件。您可能為他們一開始提供的特定配置文件設計了它，但隨后他們更改了軟件。您必須在硬件開發的同時進行軟件開發。這意味著你需要一些假設，你說，'我們從這個用例開始，但由于潛在的軟件變化，我們必須增加 20% 或 30% 的利潤。但我們事先并不知道這一點。

模型和仿真
要執行任何類型的分析，都需要模型?！癊MIR 中的所有內容都是一個近似游戲，因為最終，為了獲得最準確的答案，我們正在對整個芯片進行完整的寄生效應電氣模擬，”Davis 說。“這也許是整個過程中成本最高的一步。您必須近似該值才能進行早期分析。這些模型是根據它們在設計、架構和分區方面的歷史構建的。

當您沒有設計系統中的所有內容時，這無濟于事。“如果芯片是一個黑匣子，那么芯片的供電網絡就是一個黑匣子，”Heinig 說?！拔覀儾恢牢覀儽仨毴绾螌Υ诉M行建模。這是我們為芯片獲得的一個非常抽象的模型，我們完全不清楚我們是否在封裝模擬中做了正確的事情。我可以告訴你的是，我們肯定需要更準確的組件模型，特別是如果它們是黑匣子。我們還需要處于探索階段的模型，以便我們可以進行早期預測或路線研究。

小芯片可能會有所幫助。“如果我以前已經制造過這個芯片，那么它可以被表征，我知道它在不同活動下的表現如何，”戴維斯說?！坝?IP 和小芯片是設計電力傳輸的好方法，因為一旦實施，您就可以對其進行表征。除此之外，還有一些可以改進的近似方法。一位統計建模之父說，所有模型都是錯誤的。有些是有用的。

早期分析可以省去很多麻煩。Ansys的Tomine表示：“早期分析在降低PDN相關風險方面發揮著關鍵作用，影響分區、平面規劃和電網拓撲等架構決策?！斑@些避免了昂貴的后期重新設計。通過在布局最終確定之前盡早進行電源完整性檢查，設計人員可以主動識別容易出現紅外壓降的區域，并相應地調整塊放置、布線通道和去帽分配。

延遲發現的問題可能會代價高昂?！斑@一直是紅外液滴分析的錯誤之一，”Swinnen 說?！靶迯退浅＠щy，因為當你檢測到它并分析它時，你已經走得很遠了，你的時間也得到了平衡，以至于你真的不想開始弄亂你的設計來修復紅外壓降。您需要在設計的早期、放置階段進行良好的紅外壓降分析，這樣您仍然可以輕松修改放置，將這些侵襲單元分散得更遠，并解決需求問題。

模擬運行非常昂貴?！斑@種模擬是一種具有近似值的非線性 SPICE 模擬，”Davis 說?！凹纳墙浦?，其中 5% 用于簽核是典型的。一切都是近似值，因此它是一個可以解決的問題。否則，你甚至無法做到這一點。您通常在一種溫度和幾種不同的場景下進行作。您識別熱點，分析這些熱點，然后迭代。你盡早這樣做——盡可能早——因為最后為時已晚。如果你等到 DRC 清理、LVS 清理之后，你別無選擇。您可以進行本地改道，或者您只需與鑄造廠一起揮手。人們會為紅外問題旋轉芯片，偶爾會出現逃逸導致硅故障的情況。這些通常會識別一些沒有人認為會發生的極端情況。

“對于現代最先進的芯片，我們正在考慮該模型中僅用于配電網絡的 600 億到 1000 億個電氣節點，”Swinnen 說。“你需要一個求解器，它可以快速求解一個 600 億節點的電路，并對其進行巧妙的減少。傳統上，客戶會選擇一個角，因為它需要足夠長的時間，而且沒有人清楚多個角對紅外壓降意味著什么。這是一個新興領域。

設計的某些部分，例如模擬和高速 SerDes，是需要仔細設計的明顯部分。“一些互連具有關鍵信號，我們必須非常小心地布線它們，”Heinig 說。“這不僅是壓降，還有噪聲。如果域之間存在耦合，這可能并不明顯，我們從供應商那里得到的唯一指導是避免耦合。但這是不可能的。域之間允許的最大耦合是多少，以便我們滿足噪聲要求目標？

這也是設計技巧被利用的地方?！澳阍噲D增加電容，與其說是使用顯式電容器，不如說是通過盡可能多地重疊電源和接地，”Swinnen 說?！半娫淳€之間只有一層絕緣體層，形成一個電容器，一個寄生電容器。但這是寄生電容實際上是正值的一種情況。您嘗試最大化 PDN 中電源對地的寄生電容，以提供這種電容去耦。

結論
如果沒有強大的供電網絡，現代設計將存在嚴重的紅外壓降問題。同時，設計中的更多路徑變得至關重要，這意味著如果不進行大量分析，芯片將無法在目標頻率下運行，或者它只是失敗。

該行業尚未開發出滿足所有簽核需求的方法，同時還能夠使用一致的模型和場景進行早期分析。為了滿足這些需求，額外的投資即將到來，而這首先要追溯到基礎物理學。以此為堅實的基礎，更好的解決方案可能是可能的。