小芯片標準旨在實現 “即插即用”
加入技術交流群
核心要點
多項相關標準已發布初版或正在制定中
現有工作覆蓋封裝、系統架構、各類設計套件、通用鏈路層及Bunch of Wires（BoW）更新
當前小芯片(Chiplet)仍處于孤島式發展狀態。在同一封裝內，除高帶寬內存（HBM）外，所有裸片均來自同一家廠商，并由其全權管控。
要實現行業對小芯片(Chiplet)市場的愿景，需要更完善的體系支撐。若每家芯片企業都自行設計制造專屬小芯片，這種模式將無法落地。小芯片市場需要標準保障互操作性與物理可組合性，因此行業正推進多項標準化工作，為通用小芯片鋪路。
小芯片間互聯已成為優先級最高的標準方向。西門子 EDA 與 Alphawave Semi 聯合網絡研討會中，西門子 EDA 3D-IC 封裝流程高級產品專家 Kendall Hiles 指出：部分最棘手的難題，在于實現小芯片間高效通信，以及管控布線與連接的復雜性。
芯片間互聯標準（如 BoW 與 UCIe）已解決這一核心問題，但要讓小芯片像樂高積木一樣即插即用，行業還需更多配套標準。
新思科技高速接口 IP 高級產品經理 Manuel Mota 表示：若要用通用小芯片搭建系統，大量互操作性問題至關重要，需要在數據接口之上定義所有層級規范。
更多標準已落地或在研，覆蓋從封裝描述到系統架構的全維度。這些標準將助力打通通用小芯片市場，讓系統設計者可從不同廠商目錄中挑選小芯片，組合成創新方案。標準無法確保市場成功，但缺失標準幾乎注定市場失敗。
市場需要哪些標準？
標準覆蓋范圍極廣，不同專家清單略有差異，但核心需求一致。新思科技產品管理總監 Rob Kruger 整理了市場成功所需的標準清單：
系統架構
地址映射規范
控制、管理與中斷語義
發現與能力枚舉機制
安全與可信
小芯片身份與來源
信任根（RoT）架構
密鑰管理與數據保護
啟動與生命周期協同
啟動與初始化時序
上電復位、喚醒時序與狀態切換
定義兼容等級
供電與電源完整性
定義供電接口
供電能力通告與協商
電源完整性與瞬態響應指標
熱功耗協同設計約束
故障檢測與保護機制
數據語義與協議使用
協議使用配置文件
應用專屬數據語義
調試、可觀測性與錯誤上報規范
物理布局、凸點幾何與封裝
裸片間接口布局與鄰接規則
通道數與拓撲指南
凸點圖對齊與互聯幾何
封裝適配的信號完整性、電源完整性與良率約束
多裸片測試、 Known-Good-Die（KGD）標準與封裝內測試
KGD 定義
裸片間接口與結構測試
封裝后測試
應用 / 領域專屬使用配置
系統總功耗預算
局部與全局功耗密度上限
散熱與可靠性預期
性能確定性與延遲邊界
生態合規與治理
嚴格合規要求
明確的認證與互操作測試計劃
成熟的多廠商互操作生態
Chipletz 首席架構師兼產品副總裁 Mike Alfano 表示：更廣泛的標準提案最終將有助于設計工具對小芯片分類與落地，但近期落地的架構考量更關鍵。例如 UCIe 已開始提供互聯物理層框架，聚焦物理層的廠商對小芯片普及至關重要。
多數標準推進工作由 ** 開放計算項目（OCP）** 主導。該組織并非從零創建標準，常與 JEDEC、IEEE 等標準組織協作，推動功能落地并背書特定標準。
OCP 開放小芯片經濟工作組項目聯合負責人 Anu Ramamurthy 在 2026 小芯片峰會上指出：真正的互操作性遠不止物理線路連通，而是從物理層到軟件的完整生態，將系統中所有分立裸片視為單一整體。OCP 正從更全局視角推進，不只是線路，還要打通固件全棧通信。
封裝層面標準化
JEDEC 數十年來持續制定封裝標準，JESD-030以 XML 格式定義封裝特性。OCP 與 JEDEC 合作，將小芯片數據交換方案 CDXML 納入標準，最新版JESD-030O已包含該內容。
Ramamurthy 表示：我們與 JEDEC 共同建立了小芯片描述體系，覆蓋物理、電氣、裝配、封裝、材料全維度。
該標準明確以下要素規范：
封裝材料、特性、外形、間距、安裝指引
引腳位置、數量、類型、尺寸、形狀、間距
焊盤布局建議（多數匹配封裝標準）
特殊裝配需求的 “footprint 層” 規范（禁布區、掩模層、平面間隙）
這為 EDA 布局與驗證工具提供全自動所需信息。傳統 JESD-030 已具備此能力，但先進封裝異構集成帶來新復雜度，更新后的標準補充了必要細節。
JESD-030O 于去年 2 月發布，需會員權限訪問。
小芯片系統架構標準化
另一項工作將 Arm 捐贈給 OCP 的 CSA 架構，升級為指令集無關的基礎小芯片系統架構（FCSA），實現小芯片模塊化組合與互操作定義。
Alphawave Semi 首席產品營銷經理 Archana Cheruliyil 在研討會中表示：小芯片不只是封裝趨勢，正成為支撐算力擴展、功耗管理、專用功能交付的架構基礎。
小芯片應用比軟 IP 更嚴苛，每個小芯片需具備傳統大型芯片才有的基礎模塊。
楷登電子高級產品營銷總監 Mick Posner 指出：啟動、調試、安全等基礎能力是附加功能，本質上讓小芯片成為微型片上系統（SoC）。
該規范定義三級合規等級，低等級（Level 0/1）無高階動機，多數規則按等級標注，低等級要求需在高等級全部滿足，最高等級為完全合規。
規范定義兩種系統配置：計算 + 中心型與計算瓦片型。核心差異：前者由中心小芯片提供系統主存、緩存、I/O；后者由一個或多個計算小芯片提供。由此定義兩類計算小芯片。
規范還定義多種小芯片類型：計算（兩類）、中心、全相干擴展（兩類）、I/O、I/O 相干擴展（三類）、I/O 控制器，明確連接規則、內存 / MMU 處理、中斷 / 安全 / 調試邏輯。
規范詳細定義小芯片接口與實現方式，同時支持 UCIe 與 BoW。
FCSA 1.0.0 版于今年 2 月生效。OCP 首席創新官 Cliff Grossner 在小芯片峰會上表示：所有人都可在貢獻數據庫下載，這是長期發展的起點。
設計套件標準化
與工藝設計套件（PDK）、裝配設計套件（ADK/PADK）類似，** 小芯片設計套件（CDK）** 正在定義。CDK 與其他套件的關系尚不明確，2026 小芯片峰會稱其包含子套件，OCP 文檔則將其與其他套件并列 —— 后者更合理，因小芯片非封裝，ADK 等不屬小芯片描述，而是配套使用。
各類設計套件包括：
CDXML 文件（JESD030）
裝配設計套件（ADK/PADK）
材料設計套件（MDK）
封裝測試設計套件（PTDK/TDK）
封裝設計規則手冊（DRM）
信號 / 電源完整性設計套件（SI/PI，含于 CDXML）
除 JEDEC 標準外，其余均以白皮書形式發布（2025 年 1 月 1.0 版公開），效力接近標準：
ADK：定義封裝裝配公差、層、幾何、焊盤、基準點等規則
MDK：定義封裝基板、中介層、重布線層、3D 堆疊的關鍵材料特性
PTDK：定義測試結構與流程，以 XML schema 定義焊盤、測試模式、專用測試引腳等
裸片間互聯標準更新
過去一年小芯片互聯進展多聚焦 UCIe，BoW 也迎來兩項關鍵更新：
BoW Memory：定義直接內存接口，支撐高帶寬、低延遲內存訪問
BoW Flexi：放寬 BoW 2.0 部分要求，面向低成本、低性能系統
Ramamurthy 解釋：若需要低延遲、低功耗、輕量、小面積接口，且帶寬非核心限制，BoW Flexi 是最優選擇，面向約 4Gbps 速率的簡易低成本封裝。
主流 BoW 面向先進封裝高性能場景，BoW Flexi 計劃年底發布，降低簡易系統設計門檻。
此外，OCP 推出通用鏈路層，與 UCIe 高階層邏輯一致。Ramamurthy 表示：它與物理層無關，可搭載于 BoW 或 UCIe 物理層之上，只要遵循格式，即可與協議層通信。
破除市場壁壘
這些標準將解決阻礙小芯片市場的多項技術難題。多數內容并非全新，而是將行業實踐系統化，替代各家自研方案。
后續關鍵問題是：廠商能否快速便捷地用這些標準驗證通用小芯片可行性。即便標準完善，行業是否全面接納仍未可知，實際與經濟層面顧慮仍存，市場落地絕非一帆風順，但已比過去更進一步。
評論