我們制造的半導體數量比以往任何時候都多，但不知為何，這仍然遠遠不夠。需求持續增長，這得益于人工智能在我們日常生活中的興起，但生產仍面臨瓶頸。問題不僅僅是規模問題;更歸根結底，是整個制造業的結構。目前，半導體行業高度集中，依賴于少數幾家晶圓廠。除此之外，地緣政治日益復雜，每個人都希望成為開發這些先進芯片的中心。然而，只有少數國家具備實現這一目標的基礎設施、專業知識和原材料。

小芯片（chiplet）登場，這是一種模塊化、可混搭的構建模塊，它們被評為麻省理工技術評論2024年十大突破性技術之一。它們為制造過程提供了不同的路徑，不再在同一工廠制造單片處理器，而是可以從更小的專用芯片組裝系統。據說這種方法可以減輕供應鏈壓力，并為我們帶來新的設計靈活性。但這現實可行，還是只是癡心妄想？

什么是芯片？

半導體行業面臨一個問題：我們對不斷制造更強大（且通常更復雜）處理器的需求增長緩慢，且極易受到供應鏈問題的影響。這正是芯片組的用武之地。這些是小型模塊化芯片，設計用來專注于一項任務并表現出色。例如，單個芯片組可能是處理器核心、內存塊或圖形單元。

單獨來看，芯片組只是構建模塊，難以實現太多功能。但一旦與標準接口結合，你可以打造完全定制的系統單芯片（SoC），精確滿足你的需求。重要的是，傳統“一刀切”芯片可以去除不必要的組件。這意味著開發更快，芯片效率更高。

我們已經看到半導體行業巨頭推出基于芯片組的架構。AMD的EPYC處理器展示了其可擴展性，英特爾的Meteor Lake是英特爾首個采用芯片組架構的移動處理器。蘋果也參與其中，推出了據稱擁有超過1100億個晶體管的架構，并特別擅長為創意工作負載提供高性能集成。

小子怎么能幫上忙？

乍一看，芯片組正是工程師一直在尋找的解決方案。基于芯片組的設計使得從更小、功能特定的芯片組成SoC。這些模塊可以獨立優化性能和能效，然后通過標準化互連進行集成。即使它們足夠靠近，也能減少延遲和能量延遲。

當我們考察芯片組和標準單體SoC供應鏈的差異時，真正的優勢顯現出來。與單片芯片不同，芯片組不需要一次性在同一位置組裝。CPU核心可能來自一個晶圓廠，一個AI加速器來自另一個國家，而一個I/O模塊則來自完全不同的國家。這直接挑戰了行業目前依賴少數高度集中化晶圓廠的狀況。

經過設計、測試和驗證的芯片組可以在多個產品間重復使用，從而縮短設計周期并提高整體投資回報率。制造小芯片所需的小芯片也是優勢，因為它們每片晶圓產率更高。由于缺陷僅發生在單個瓦片中，而非整個整體芯片，因此報廢率降低。

表1。UCIe 3.0的精選性能指標。（表：下一個平臺）

目前正在推動行業范圍內的標準化，諸如通用芯片互連快遞（UCIe）等標準使多家芯片能夠相互集成。該項目由芯片行業領導者于2022年建立，硬件廠商直到最近才開始發布基于UCIe規范的技術，Synopsys和Cadence的IP產品開啟了這一進程。IP產品對于UCIe標準的成功采用至關重要，因為對大多數公司來說，從零開始生產符合UCIe的芯片組設計既困難又昂貴。這種方法有潛力將SoC生產與我們目前習慣的僵化供應鏈脫鉤，為我們提供更大的靈活性和應對波動需求和制造限制的韌性。但目前，UCIe對中端設計來說可能有些過于繁復，且正逐漸成為大型數據中心、人工智能和網絡SoC的強制標準。

芯片組的不小問題

盡管芯片電池前景看好，但仍面臨一些現實的挑戰，無法忽視。從包裝開始，也就是將多個模具組裝成一個功能單元的高級工藝。要極其精準地對齊這些微小芯片，以保持整個封裝的性能，絕非易事。2.5D和3D集成等技術正在迅速提升，但它們帶來了更多成本和復雜性，行業仍在學習如何管理這些問題。正如依賴受控工作環境的半導體制造其他領域一樣，這些封裝步驟需要卓越的精度和防污染保護。

雖然理論上芯片組可以在不同地點制造并拼接，但實際上，世界大部分地區仍依賴于韓國和臺灣這些半導體強國的專業技術。這意味著供應鏈存在脆弱性，即使單個芯片組的生產地域更加多樣化。

還有依然存在的性能問題。芯片組SoC由于芯片組之間的連接，延遲增加、功耗降低，具體影響因架構、芯片組尺寸和封裝技術而異。延遲和偏移等問題不僅影響處理速度，還會影響熱行為和長期可靠性。集成多芯片需要硬件和封裝團隊的高級協同設計，即便如此，結果也可能無法達到單一單片芯片所能實現的無縫效率。

為應對這些性能問題，測試需至少在三個層面進行：單個芯片層面、芯片間和系統層面。與所有測試一樣，目標是及早發現缺陷。在多芯片組裝中，需要使用精密工具進行多級測試，以確保只組裝出優質零件，最大限度地減少昂貴的故障。此外，芯片組SoC引入新的故障模式，因此在多個層面也要求具備容錯性。這些模式包括芯片組內的備用通道，以防止故障、弱或噪聲通道導致整個芯片組故障，甚至在芯片組整體故障時增加芯片組;芯片組間數據移動時的錯誤檢測代碼處理導致數據損壞的臨時問題;芯片組健康監測和隔離用于追蹤性能下降，隔離故障芯片，防止更廣泛的故障。在不同供應商間協調這些測試和容錯要求可能會變得困難，導致多芯片系統質量保證的效率低于預期。

除此之外，知識產權相關的潛在問題也可能出現。在混合供應商的SoC中，誰真正擁有這類知識產權？半導體行業最大的公司真的愿意采用去中心化模式，如果這意味著共享知識產權和利潤嗎？像UCIe這樣的標準是一個不錯的起點，但該領域仍相對較新，廣泛采用還需要時間。

現在正在進行哪些工作？

讓芯片組成為更主流的解決方案，需要的不僅僅是工程工程;改變需要來自整個生態系統。英特爾已經通過其英特爾Foundry Services朝這一方向努力，旨在支持準確的多廠商芯片模型。我們也開始看到對先進包裝晶圓廠的重大投資，以應對這些設備所需的精細高密度集成。

芯片組的廣泛應用有望改變汽車和物聯網等商業行業。在汽車行業，對自動駕駛和先進駕駛功能需求的不斷增長正在挑戰傳統芯片的能力。芯片組是下一代軟件定義車輛的有前景解決方案。2024年底，imec推出了ACP，鼓勵整合汽車價值鏈各領域的資源和專業知識，以更有效地應對關鍵技術挑戰，并識別高性能汽車計算的最佳芯片組架構。

其中一些最重要的投資來自國防和航空航天行業，它們寄望芯片組以實現所需的性能規格。然而，這些發展促使這些行業與商業芯片組的需求有所不同。優先事項在于打造安全的芯片組生態系統，以防止供應鏈被篡改，并確保系統中每個芯片組的真實性。同時，他們的封裝開發側重于兼容商業市場不要求的組合和SoC設計。但解決這些復雜挑戰可能使商業市場更容易實施創新的包裝和測試技術。

另一個重要方面是電子設計自動化（EDA）。設計基于芯片組的SoC意味著要管理龐大的復雜度。想想來自不同源和處理節點的多個芯片，以及整個軟件包中性能完整性管理的需求。EDA工具可以自動化芯片/封裝交互在設計流程不同階段的分析和仿真，識別熱和機械故障等錯誤，支持芯片間互連的硅前驗證等功能。換句話說，它們簡化了極其復雜的工藝，支持多芯片設計，同時允許在投入昂貴硬件和制造工藝前快速測試。

EDA工具正在積極開發和改進，西門子、MZ Technologies和Keysight等公司提供解決方案，解決2.5D或3D集成電路的設計與制造挑戰，這些技術直接支撐芯片組集成。然而，這些工具對小型初創公司的主流工程師來說幾乎難以獲得，因為它們需要專業知識才能有效使用。鑒于像UCIe這樣的標準極大地受益于EDA工具的支持，隨著UCIe在2030年前達到廣泛成熟，EDA工具應將變得更加易于獲取。作為回報，有效的UCIe實施將為工具本身的自動化提供更詳細的框架。

總結

芯片組無法解決半導體供應鏈中的所有問題，但它們可能有助于緩解一些最大的問題。超越傳統的單節點單片設計，可能讓我們能夠更廣泛地分散生產，降低集中制造帶來的一些風險。

不過，實現這一點不僅僅依賴巧妙的設計。為了讓芯片組真正大規模運行，行業需要更好的封裝系統和更嚴格的互連標準。最后，還需要建立更健全的框架，以應對知識產權相關的問題。