SK海力士近日公布了一種以高帶寬閃存（High Bandwidth Flash, HBF）為核心的全新半導體架構概念。HBF是一種將多層NAND閃存芯片堆疊而成的存儲技術。據《韓國經濟新聞》（Hankyung）報道，該公司近期在電氣與電子工程師協會（IEEE）上發表論文，首次詳細闡述了這一名為“H3”的架構理念。

所謂“H3”，即混合架構（Hybrid HBM+HBF Architecture），將高帶寬內存（HBM）整合于同一設計中。

報道稱，在當前主流AI芯片（包括英偉達計劃于今年下半年發布的Rubin平臺）中，僅有HBM被緊鄰部署在GPU計算單元旁；而在H3架構中，HBM與HBF均被并列置于GPU周圍，形成雙存儲層級協同工作模式。

為驗證H3架構的可行性，SK海力士進行了仿真測試：在模擬環境中，將8組第五代HBM（HBM3E）與8組HBF堆棧共同配置于英偉達最新GPU Blackwell（B200）兩側。結果顯示，相比僅使用HBM的方案，每瓦性能（performance per watt）。

H3架構有望顯著提升AI推理性能

值得注意的是，該報告指出，H3架構尤其適用于AI推理（inference）——這一領域的重要性正迅速上升。推理是指AI模型根據已有知識進行推理并生成響應的過程，其核心環節之一是KV緩存（Key-Value Cache），用于在用戶交互過程中臨時存儲對話上下文。

隨著AI模型日益復雜，KV緩存的數據量急劇膨脹，已開始對HBM容量和GPU內存帶寬構成壓力，可能制約整體計算效率。而通過引入HBF作為高容量、低成本的二級存儲層來承載KV緩存，可有效減輕GPU與HBM的存儲負擔，使其專注于高速計算與新內容生成。

SK海力士還模擬了HBF處理高達1000萬token規模KV緩存的場景。結果顯示，系統可同時處理的查詢數量（即批處理大小，batch size）最高提升18.8倍。原本需要32顆GPU才能完成的工作負載，現在僅需2顆GPU即可實現，能效大幅提升。

HBF商業化仍面臨技術挑戰

盡管前景廣闊，SK海力士在論文中也坦承，HBF要實現商業化仍需克服若干關鍵障礙。雖然NAND閃存具備高存儲密度優勢，但其寫入速度相對較慢——尤其是在頻繁添加或修改數據的場景下——仍是主要瓶頸。

即便在H3混合架構中HBF主要用于讀密集型負載，但隨著KV緩存應用場景對動態更新需求的增加，寫入性能正變得愈發重要。報告指出，要突破這一限制，需在設計層面進行重大優化，特別是大幅提升HBF堆棧底部基礎芯片（base die）。

行業加速推進HBF標準化

隨著HBF在AI內存領域的關注度持續升溫，標準化進程也在加快。據《Sisa Journal》報道，三星電子與SK海力士已分別與閃迪（SanDisk），并正通過一個聯合產業聯盟積極推進相關標準制定。

目前，兩家公司均在積極開發HBF產品，目標是在2027年實現商業化落地。此舉不僅將重塑AI硬件的內存架構，也可能為下一代高效能、高能效AI數據中心提供關鍵支撐。