首頁 > 新聞中心 > EDA/PCB > EDA設計
簡介：硬件輔助驗證的歷史根源半導體創新的不懈步伐繼續遵循一個不可阻擋的趨勢：給定硅面積內晶體管密度呈指數級增長。豐富的可用半導體織物激發了設計團隊的創造力，實現了指數級先進的片上系統 （SoC）。然而，賦予新可能性的規模......
關鍵Synopsys 速度適配器通過在仿真過程中允許真實硬件交互來顯著增強系統驗證，這有助于發現虛擬環境可能遺漏的關鍵設計缺陷。高保真在線仿真 （ICE） 平臺可以暴露與低級系統行為相關的錯誤，這些錯誤在虛擬平臺中逃脫檢......
今天，歐洲初創公司 Chipmind 正在推出 Chipmind Agents，以增強半導體公司的工程團隊從規范到芯片制造的進程。Chipmind Agents 是 AI 代理，旨在自動化和優化最復雜的芯片設計和驗證任務......
株式會社村田制作所（以下簡稱“村田”）已在 Cadence Design Systems, Inc.（總部：美國加利福尼亞州，以下簡稱“Cadence”）提供的 EDA 工具(1) “OrCAD X Capture”以及......
隨著各行業對無線連接的定位精度、安全性及可靠性提出更高要求，藍牙? 6.0已成為下一代高性能應用的關鍵使能技術。全球領先的智能邊緣領域半導體產品和軟件IP授權許可廠商Ceva公司近日宣布率先提供帶有信道探測(Channe......
IC 制造商越來越依賴智能數據處理來防止停機、提高良率和減少報廢。他們將其與故障檢測和分類 （FDC） 相結合，以追蹤故障原因。當今的 FDC 系統具有更好的傳感器、變異性控制以及預測性和規范性建模。未來，FDC 將使用......
對于越來越多的設計來說，IR 壓降變得越來越成問題，這表明供電網絡 （PDN） 在需要時無法為設計的各個部分提供足夠的電流。不幸的是，這個問題沒有簡單的解決方法。過去，當電壓高得多時，小的電壓下降并不重要。同時，電線更粗......
關鍵PCIe 5.0 仍然是當今大多數應用的實用選擇，允許從 PCIe 4.0 遷移，并且僅在絕對必要時遷移到 PCIe 6.0。邊緣人工智能正在推動技術的重大變革，預計到 2027-2028 年，50% 的數據中心容量......
多年來，設計重用方法為半導體 IP （SIP） 創造了一個市場，現在有了正式的技術，就需要斷言 IP （AIP）。其中，每個AIP都是硬件設計中用于檢測被測設計（DUT）中的協議和功能違規的可重用和可配置驗證組件。LUB......
靜電放電 （ESD） 事件每年給半導體行業造成約 80 億美元的損失，這凸顯了對集成電路 （IC） 采取有效保護措施的必要性。閂鎖是 IC 設計中的一個重大可靠性問題，由可能導致災難性故障的寄生結構引起，這強調了保護環等......
43.2%在閱讀
23.2%在互動
