如何用1個工具殺死兩個壟斷者
加入技術交流群
令人驚訝的是，芯片制造行業顛覆的時機已經成熟。現有公司的技術決策通常是由慣性驅動的，“這就是我們一直做的事情。倒退最令人恐懼。像晶圓廠照明顏色這樣簡單的事情是無法改變的：傳統的黃光仍然用于光刻生產線，盡管晶圓廠會很容易地告訴您它不再有任何影響光刻膠的風險。
近年來，這種情況更加惡化。芯片制造商仍在迭代現有技術，盡管擴展速度較慢且成本迅速增加。ASML 在他們的路線圖上有一個工具，即 hyper-NA，他們公開承認這在經濟上可能不可行！但很難責怪這些公司——工具和晶圓廠印了很多錢。一個 EUV 工具的售價為 $225M，一年內可以生產超過 $650M 的完整晶圓（請注意，除了單個 EUV 工具之外，生產這些晶圓還需要許多成本）。現有企業幾乎沒有動力改變策略。
但這為受虐狂、大膽、斗志昂揚的創新者留下了機會......輸入 Substrate。
X射線光刻
Substrate 是一家最近出柜的灣區初創公司，發明了“為下一代代工廠提供動力的技術”，其使命是大幅降低先進邏輯晶圓的成本。實現這一使命的第一步是該公司發明的新型 X 射線光刻 （XRL） 工具。
X 射線光刻的想法已經存在了半個世紀。麻省理工學院的研究人員于 1972 年生產了第一批使用 XRL 的功能設備。大多數進行光刻研究的實驗室至少都對其進行了實驗——貝爾實驗室、IBM 等。IBM 甚至在 90 年代使用 XRL 制造了芯片，但長波長（DUV 及以上）技術不斷擴展，因此無需克服 XRL 面臨的眾多挑戰。其中最主要的是 （a） 光學器件，因為就像 EUV 一樣，幾乎沒有任何東西會彎曲或反射 X 射線波長，以及 （b） 光源，因為產生明亮、等色和穩定的軟 X 射線源通常需要巨大的粒子加速器。
即使在芯片行業的興趣轉移到其他地方之后，光譜學和顯微鏡領域仍繼續以軟 X 射線技術領先。高質量的研究級光學器件和“桌面”級光源一直是深入研究的焦點，但沒有任何類似于尖端光刻系統的東西公開。
看來 Substrate 至少部分克服了這些 X 射線挑戰，其性能聲明令人驚嘆：
能夠對 2nm、1nm 以及可能更高的節點的所有層進行單圖案化
與高數值孔徑EUV相當的分辨率
展示了 12 nm 功能
能夠處理復雜的任意模式
疊加層 <= 1.6 nm，全晶圓 CDU 0.25 nm，線邊粗糙度 （LER） <= 1 nm，LCDU <= 1.5 nm
領先的晶圓產量將比現有選項低 50%
這些都是非同尋常的主張，因此需要非同尋常的證據。讓我們一一介紹：
2 nm、1 nm 及以上的單圖案化：線/空間圖案為 12 nm 線 + 24 nm 空間，加起來為 P36。2 nm - 1 nm 節點的目標更像 P20-22 范圍，但尚不清楚這種模式是否針對最小總間距。線端之間的尖端到尖端的距離為 13 nm，非常適合單一圖案化。
盡管如此，這顯然屬于單一圖案化分辨率的高 NA 類別，其中低 NA 僅限于 ~P28。而且隨機過孔看起來非常好，30 nm 間距很激進。
復雜、任意的模式看起來是正確的。雙向圖案的顯微照片尚未公開共享，但與我們分享了一個致密結構的示例。結果很有希望，但我們還需要看到和了解更多內容。這種規模和密度下的預期模式挑戰是顯而易見的（LCDU、隨機論等）。也不清楚這是抗蝕劑還是蝕刻圖案。
1.6 nm 的疊加對于最先進的邏輯工藝中的關鍵層來說是高的。一個好的啟發式方法是疊加 = 特征尺寸的 10%，因此在這種情況下，接近 1.0-1.2 nm 是理想的。目前尚不清楚這是否是機器匹配的覆蓋，這比單機困難得多，但對于大批量晶圓廠來說很重要。良好的機器匹配覆蓋允許您在不同的光刻工具上運行連續的層，從而簡化晶圓廠的生產計劃。ASML 在最新的 EUV 機器上實現了 ~0.9 nm 機器匹配的覆蓋。
0.25 nm 的全晶圓 CDU 非常出色。它實際上超出了典型的測量能力。假設兩者都測量每個場的平均 CD 的典型 3 個標準差，這比 ASML 3800E 掃描儀上的 0.7 nm 要好得多。
良好的 CDU 意味著終端芯片的性能更一致——例如，一端的晶體管將具有與另一端相似的閾值電壓、驅動電流等。它還提高了良率，因為 CD 更有可能在設計公差范圍內。
領先的晶圓將比現有晶圓便宜 50%：這還有待觀察。據推測，這主要是通過消除多圖案化和降低單次曝光成本來實現的。在最有利的假設下，5 納米級工藝的詳細半分析模型顯示成本降低了 25%。2 nm 工藝不會有太大區別。它可能與聲明不符，但在這種情況下，節省 25% 是巨大的，并且意味著巨大的競爭優勢。
到目前為止，證據很少，因此我們帶著一些健康的懷疑態度重復這些說法。但我們也應該注意，外部聯系人和第三方報告都在告訴我們同一個故事：平版工具是合法的。請注意，我們早在 2022 年就與 Substrate 合作，但這里的技術分析是由無法訪問該 NDA 信息的團隊成員進行的。
Substrate 并不止于此。他們打算在自己的晶圓廠運行這些工具，而不是出售給第三方。使命不僅僅是高鐵，它還是一家新的美國鑄造廠。目標是開發完整的端到端芯片制造工藝，在有合適的選擇時購買現成的芯片制造工藝，在沒有合適的選擇時進行發明。
其中的關鍵是使用大型同步加速器、粒子加速器或自由電子激光器進行光刻，其規模相當于整個晶圓廠，以產生亞 EUV 波長。雖然 Substrate 早就決定了他們在做什么，但出于競爭原因，他們希望保持模糊。請注意，本報告的封面照片純粹是人工智能生成的，而不是它的樣子。
反對者會指出一百萬個理由，為什么這是不可能的、困難的等等——而且他們大多是正確的。 實驗室規模和工業化、大批量工具之間存在很大差異。Substrate 本身也意識到了這一點，并同意他們將面臨很多開發和擴展的痛苦。
盡管如此，他們至少在短時間內（2-3 年）在工藝中最復雜的部分（光刻）上開發了一些令人印象深刻的能力。讓我們假設有關 XRL 工具的說法是正確的。有什么影響？
如果屬實，高鐵對行業有何影響？
答案類似于高 NA 工具的成本為 <<$40M 而不是 $400M。簡而言之，它徹底改變了光刻技術。
它將打開工藝節點設計靈活性的閘門。持續的器件面積縮放將不再受光刻成本的限制，而是受晶體管設計、材料和電氣特性的限制。
舉一個例子：M0 層。通常，最低金屬層 （M0） 的間距以及柵極和 M1 線之間的尖端間距決定了工藝節點的標準單元的緊湊程度，更緊密的 M0 間距和間距與更高的晶體管密度相關。
臺積電目前的 23 nm M0 間距已經依賴于具有低 NA EUV 的多圖案化和額外的切割掩模，以實現尖端到尖端的緊密間距。英特爾的 32 nm M0 on 18A 使用單圖案低 NA 和圖案整形工具來縮小 T2T 間距，背面供電允許一次性放松 M0 間距。鑒于面積縮放目標適中，我們預計其 14A 節點的 M0 不會低于 26 nm，這使他們能夠在定向自組裝的幫助下以經濟高效的方式部署高 NA EUV 單圖案化。
使用 Substrate 的工具，多圖案化的復雜性可以用單次曝光代替，同時還可以釋放對金屬線放置的許多設計規則限制。區域擴展可以更加積極，為移動和人工智能加速器提供密集的低功耗庫。在 20 nm 金屬和 30 nm 過孔間距下，2030 年的 1 nm 代工藝節點可以使用 Substrate 的工具保持單次曝光。
ASML 和其他公司一再提出高分辨率單圖案比多圖案更可取的理由。正如他們所說，它確實降低了復雜性。默認情況下，它不會降低成本。當像 ASML EXE：5000 （High-NA） 這樣的光刻工具是 $400M 時，經濟學就行不通了。當工具是 $40M 時（這是 Substrate XRL 的正確數量級，而不是確切的數字），經濟學效果非常好。
Substrate的成本優勢不僅僅局限于高NA：
Substrate 的 X 射線光刻技術非常具有成本效益，因此我們能夠在先進的工藝中打印每一層，包括更大間距的 DUV 層，同時保持較高的工具和設施吞吐量
如果 True 并且 Substrate 轉向第三方銷售，ASML 將陷入嚴重困境。到 50 年，這將是 $2030B 的 TAM。但同樣：在實驗室規模和大批量工具之間還有很長的路要走。
石版分辨率之外的挑戰
提高光刻分辨率也不是萬能的。先進的邏輯縮放現在與光刻一樣依賴于材料工程和其他工藝。
即使在圖案化過程本身，也存在許多基本挑戰。我們注意到這些并不是說 Substrate 無法克服它們，而只是為了讓大家了解這座山有多么值得攀登：
即使使用能夠在單次曝光中解析目標音高的較短波長工具，SADP 和 LELE 等多圖案技術仍可能更受青睞，原因不僅僅是簡單的音高分離......
過程控制和質量改進：自對準工藝在圖案保真度方面具有固有的優勢。SADP 可對線邊粗糙度 （LER）、線寬粗糙度 （LWR） 和臨界尺寸均勻性 （CDU） 進行卓越的控制。這是因為最終的臨界尺寸是由高度可控的沉積和蝕刻步驟定義的，而不僅僅是由光刻航空圖像定義。可以主動調整這些步驟以減少粗糙度;例如，優化間隔體沉積過程中的薄膜應力或調整蝕刻等離子體化學成分可以平滑特征并減少線“擺動”。從本質上講，SADP 可以校正初始光刻步驟中的缺陷，從而有可能產生比直接單次曝光打印更高質量的最終圖案。
隨機缺陷：隨著波長縮短，光子能量增加（13.5 nm 處的 EUV 為 ~92 eV;~6.5 nm處的B-EUV為~190 eV）。為了保持恒定的暴露劑量，需要的光子要少得多。這會顯著增加統計“散粒噪聲”，即撞擊特征的光子數量的隨機波動可能導致其無法打印（丟失的接觸）或橋接到鄰居。這種效應是隨機缺陷的主要原因，代表著潛在的縮放硬墻。EUV 估計的散粒噪聲引起的粗糙度已經明顯高于 193i 光刻，并且預計這種趨勢在較短的波長下會惡化。
二次電子模糊：高能光子（EUV 和 X 射線）不會直接引起抗蝕劑中的大多數化學變化。相反，光子吸收會產生高能光電子，然后產生一系列穿過抗蝕劑的低能二次電子，從而引起實際的化學反應。此行進距離在初始光子吸收點周圍產生“模糊”。對于 X 射線光刻，這種二次電子模糊是一種已知的基本分辨率限制器，隨著入射光子能量的增加而變寬。
設計和工藝窗口靈活性：對于復雜的二維布局，與 SADP 的單向約束相比，光刻光刻 （LELE） 提供了更大的設計自由度。將復雜的圖案分解為兩個更簡單、密度較低的蒙版也可以擴大每次曝光的工藝窗口，盡管也帶來了許多挑戰。打印單個高度復雜的圖案將光學接近校正 （OPC） 推向極限，并且更容易受到“熱點”缺陷和角圓角的影響，而兩種更簡單的曝光可以更穩健地制造。也就是說，LELE 在縮放方面本身就面臨著巨大的挑戰，即 EPE、對齊和疊加，這些挑戰可能會通過折疊通道數量來減少。像 SALELE 這樣的最新實現再次打破了對任意結構進行模式化的能力。
高縱橫比 （HAR） 蝕刻：蝕刻深窄溝槽，例如在生產通道（~10：1 縱橫比）時隔離 GAA Si/SiGe，受到離子傳輸到溝槽底部和副產物去除的限制。這可能會導致“蝕刻停止”或輪廓變形（如彎曲），無論初始圖案的質量如何，這都會影響設備性能。
選擇性蝕刻：這是一個材料科學和表面化學問題，無法通過更好的光刻技術從本質上解決。
線邊粗糙度（LER）轉移：在等離子體蝕刻轉移過程中，光刻膠中的LER可以被放大。如果隨后的蝕刻使最終特征變得粗糙，則完美的平版印刷圖案將被否定。
邊緣放置誤差 （EPE）：EPE 是特征的最終邊緣與其預期位置的總偏差，2 nm 節點的預算在低個位數納米。它包括光刻疊加、掩模錯誤、CD 變化和蝕刻偏差。完美的光刻工具無法校正先前高溫工藝步驟引起的非線性晶圓失真。即使是像 SADP 這樣的自對準工藝最終也需要一個單獨的、關鍵對齊的“切割”掩模，從而重新引入 EPE 的主要來源。
X射線損傷：X射線可以穿透抗蝕劑和硬面罩，對現有結構造成損壞。即使是低能 X 射線也會損壞柵極電介質和摻雜的 Si 區域，這兩者對于高性能晶體管都至關重要。現有設備上方的 X 射線曝光需要得到很好的控制。
超越石版的影響
我們可以列出開發全流程技術節點的障礙，但您可能在這一點上明白了。讓我們回到如果事情成功時的影響：
如果Substrate能夠以現有成本的1/10實現其領先的晶圓生產目標，這當然意味著從臺積電手中奪取市場份額。僅此一項，到 200 年，就將是一個遠超過 $2030B 的潛在市場。但將芯片成本降低一個數量級將產生比蠶食臺積電份額更大的后果。
在絕對最好的情況下，這是一個十年末的故事。從廣義上講，工藝技術還需要 2 年時間才能成熟，以便客戶可以開始設計工作。設計和流片工作又需要一年時間，然后量產還需要 1 年。對于現有的行業工作流程來說，這將是荒謬的速度。Substrate 的目標是顛覆范式并加快這些周期，最快在 2028 年流片。我們拭目以待。
戰略影響
一家生產尖端光刻工具以及可能廉價先進芯片的美國公司極大地提高了美國的戰略地位。我們之前曾論證過，臺灣晶圓廠的風險集中度極高，先進的芯片制造能力必須在岸。七家美國巨型股幾乎完全依賴臺積電臺灣公司獲得近 $2T 的年收入！
Substrate 在上岸箭袋中添加了第三支箭。臺積電在亞利桑那州正在迅速擴張，但不會在那里建造最先進的節點，仍然在臺灣進行研發。英特爾正在美國進行研發和 HVM，但在過去十年中沒有提供有競爭力的領先節點。三星甚至進一步落后于英特爾。Substrate 正在從頭開始嘗試，從歷史上看，這并不是有很大的幾率。無論如何，第三種選擇對美國來說是積極的。
自然，中國會關注。他們的生態系統基本上試圖做與 Substrate 相同的事情——從頭開始開發一個先進的邏輯生態系統——但背后有民族國家級的資源。EUV 當然是最重要的出口管制芯片制造技術。Substrate XRL 無疑會像 EUV 一樣吸引模仿者和間諜活動。
出于這個原因，Substrate 非常小心地保護其創新。您會注意到，我們在這里基本上沒有寫任何關于 XRL 工具如何工作的文章;這是因為他們幾乎沒有公開任何信息以防止商業機密被盜。請注意，我們早在 2022 年就與 Substrate 合作，但這里的技術分析是由無法訪問該 NDA 信息的團隊成員進行的。
該公司還堅定地致力于避免 EUV 計劃的錯誤。當今商業 EUV 技術背后的大部分基本 IP 都是在美國開發的，首先是由國家實驗室開發的，然后是由公共/私人財團 EUV LLC 開發的。ASML 贏得了許可之戰，部分原因是收購了美國公司硅谷集團。盡管當時并不明顯，但美國允許“皇冠上的明珠”技術銷往國外。毫無疑問，ASML 在接下來的 2 年里為將其工業化做了很多艱苦的工作，但它應該是一家美國公司。我們顯然不能允許同樣的事情發生在 EUV 的潛在繼任者身上，尤其是在中國正在進行類似的嘗試的情況下。
競爭 對手
人們自然會想到 xLight，這是一家試圖構建自由電子激光 （FEL） 光源并將其商業化的初創公司。Substrate 和 xLight 的器件都能夠實現亞 EUV 波長，但相似之處僅此而已。
xLight 使用一種新技術只生產光刻光源。他們的旨在插入現有的 EUV 工具，以代替 ASML 激光產生的等離子體源。他們正在構建第一個工作原型，但如果得到證實，FEL 光源將主要提供 EUV 性能的進化步驟（整體工具性能將提高，但會遇到其他限制，例如載物臺移動速度和鏡子加熱）。
Substrate XRL 如果得到證實，將是光刻性能的革命性一步，以每片晶圓的成本計算。它使用經過驗證的光源技術和新穎的曝光工具，與 xLight 相反。商業模式也大不相同——通過 ASML 向現有晶圓廠銷售 xLight，作為他們自己的晶圓廠的一部分運行 Substrate。xLight 沒有曝光任何晶圓，而 Substrate 通過美國國家實驗室曝光了。
中國在這一領域也有多項重大的類似努力。雖然他們還沒有正常工作的 ArFi DUV，但在未來幾年他們應該這樣做，他們已經在通過多個不同的團隊/努力（包括酷 FEL/粒子加速器/同步管）開發 EUV、高 NA EUV 和 XRL，就像 xLight 和 Substrate 一樣。
下一個里程碑
本報告的大部分內容都是基于 Substrate 的承諾。在 2 年內構建的具有這些成像功能的新穎演示工具令人印象深刻。但在它們顛覆芯片制造行業之前，還有很多東西需要證明。我們對成功抱有希望，但考慮到存在多少問題，我們持懷疑態度。
評論