芯片組模型已被早期采用者驗證。成功開發領先節點芯片的大型公司，將多個芯片集成到系統中，使得整個硅周期在內部進行。但行業長期目標——打造一個自由開放的芯片組市場，讓任何規模的公司都能享受多芯片組系統帶來的收益和規模經濟——還需要時間。

開放計算項目基金會（OCP）基金會和JEDEC在這方面取得了顯著進展，使系統集成（SiP）的設計、組裝、測試和驗證方法更加精簡。其中包括：

• 現已上市的組裝、材料、基底和測試設計套件;

• 一種將芯片組零件描述電子方式傳遞給客戶的格式，

• OCP芯片組市場，一個獨立芯片組、新標準化、工具和最佳實踐的目錄，目前已開放。

這些新設計套件松散地基于工藝設計套件（PDK）的概念，這也是半導體行業成功生產日益復雜芯片和系統的關鍵原因。西門子EDA三維集成電路解決方案工程高級總監Tony Mastroianni表示：“SoC設計流程包含了PDK中完全合格的驗證方法，使集成電路設計師在實施已知且經過驗證的驗證方法時能夠最大化生產力。”“所以我們試圖將這個概念擴展到包裝領域，但這需要一套不同的設計套件。”

PDK/組裝套件的歷史工藝
設計套件的最初概念于1991年由德州儀器公司開發。PDK的創建旨在為設計工程師提供成功使用EDA工具所需的制造規則和庫。如今，代工廠為無晶圓廠公司或IDM提供技術節點、約束、模型、庫和規則卡組，以確保設計成功。

ADK的出現至少可以追溯到2015年，當時行業專家首次認識到基于芯片組的封裝是改善系統PPAC性能的最可行路徑。OCP由供應鏈各方的公司組成，目標是打造一個開放、協作的基于芯片組構建的SiP生態系統。這種顛覆性的概念正在改變供應鏈本身。

3DK
的引入 為了簡化多芯片封裝流程，OCP和JEDEC發布了裝配設計套件（ADK）、測試設計套件（TDK）、材料設計套件（MDK）、封裝設計規則手冊（DRM）以及電氣授權，形成了一個稱為3DK的交叉協作結構（見圖1）。[1,2,3,4]

圖1：設計套件描述了芯片組的模型、封裝疊加、測試引腳、材料特性、組裝能力及電氣驗證。來源：OCPSUMMIT24/知識共享 相同方式分享 4.0 國際許可協議

圖2：3DK設計套件，細分為建筑規劃、設計和簽字。來源：OCPSUMMIT24/知識共享 相同方式分享 4.0 國際許可協議

裝配設計套件，也稱為包裝裝配設計套件（PADK），為流程流程引入了此前缺失的簽核驗證步驟。魯本·富恩特斯說：“PADK技術的目的是讓布局設計工程師采用一種易于使用的方法來驗證設計，”。副Amkor設計中心主席。“從封裝功能尺寸和路由指導到3D互聯和3D封裝對齊，OSAT的PADK為OEM客戶提供了確保完整核對驗證所需的安心。”[5]

正如半導體代工廠負責向無晶圓廠客戶輸送PDK一樣，外包的半導體組裝與測試供應商（OSATs）也為系統集成商及其他客戶提供組裝能力。“我們的垂直集成包裝平臺基于扇式RDL技術構建。這種有機RDL本質上是中介層級，相對于硅介接器——更低插入損耗，因為有機材料絕緣性能更好，成本更低，“ASE工程與技術營銷高級總監曹立宏說。

材料、包裝、測試和電氣認證集成的推動，源于需要同時執行燙的、建筑設計階段的機械和電氣規劃。“我們絕對需要同時協作，將從IDM設計團隊到OSAT封裝，再到系統層面的創新整合起來。我們需要標準化，以重用所有這些知識產權，以發揮大家的努力，“曹說道。

OCP呼吁統一的協同設計流程，因為高級軟件包包含許多層之間的交互。傳統芯片和封裝之間沒有明顯的區分，就像單片芯片封裝那樣。西門子的Mastroianni表示：“你不一定能設計一個芯片或芯片組作為獨立單元。”“它必須在整體體系的背景下運作。所以是你的封裝設計流程、中介器設計流程，所有芯片組都是并行設計以便集成到封裝中。”

使套件有用的一個重要步驟是將關鍵信息轉換為機器可讀格式。例如，ADK，也稱為封裝裝配設計套件（PADK），包含定義凸起間距和尺寸、基板中金屬層數、線徑和間距、尺寸等規則。這些規則通常以PDF文件或Excel表格形式列出，而非機器可讀格式。只需擁有一個規則的來源，每個支持 OCP 格式的 EDA 供應商都可以基于共享格式實現校驗。

3DKs的第一步實現確定了一種描述芯片組的標準語言，旨在實現即插即用芯片組經濟。通過將OCP芯片組數據可擴展標記語言（CDXML）規范集成到JEDEC JEP30：零件模型指南中，芯片組制造商可以電子化地向客戶提供標準化芯片組零件描述，為使用芯片組自動化系統封裝（SiP）設計和制造開辟了道路。CDX明確規定了芯片組供應商應交付的模型。這些規則定義了音距、間距、芯片組與介質器、介位器與基板、芯片組間接口等連接類型。

希望在市場上架芯片組的公司應將所有芯片組模型以機器可讀格式列出。其他文檔，如每個ASIC的集成電路數據手冊，應描述器件、引腳排列、工作條件及電氣/機械規格。在適用的情況下，芯片組廠商應記錄芯片組兼容的包裝組裝廠商/工藝。

不同的OCP工作組正在為每個部門制定和更新設計規則，因為每個部門的需求不同。

材料很重要
，因為先進包裝中的材料選擇對機械性能有顯著影響，燙的以及三維堆棧的電氣行為，材料的關鍵屬性必須對設計師、基材供應商、代工和OSAT易于獲取。歷史上，負責這些工作流程的設計負責人直接與材料供應商合作，使用通常在 PDF 文檔中定義并以臨時方式直接錄入其工作流程腳本的信息。

相反，材料設計套件（MDK）將這些材料屬性整合成一組集中設計套件，以可重復使用、機器可讀的形式提供，供EDA工作流程使用。材料性能對于進行PCB和封裝級信號完整性（SI）分析和功率完整性（PI）分析，以及機械設計工作流程至關重要。

關鍵性質包括低k材料的介電常數和損耗切線，燙的膨脹系數，燙的電導率、楊氏模量（彈性）、線邊粗糙度等。這些性能不僅適用于大宗材料，也適用于極小尺寸，界面特性主導整體行為。

MDK表示：“3D-IC分析、可靠性分析和機械設計/簽約分析任務的設計負責人將與芯片組、中介器、AFB基板供應商以及封裝組裝廠商合作，定義材料性能要求并捕捉相關工作流程所需的顯著材料特性。”

測試性 OCP中的芯片組測試設計套件（TDK）為芯片組系統的規劃、設計和制造提供了全面的框架支持測試。

TDK包含了“焊盤”、“犧牲焊盤”等術語的精確定義，以及各種焊盤工藝（如焊球、銅柱和混合鍵焊盤）。犧牲墊僅在測試中使用，隨后被排除在最終產品之外。測試流程包含在開發每個階段納入測試要求的詳細指南。

為了簡化設計、測試和裝配之間的通信，標準格式CDXML定義了焊盤的位置、結構和測試參數。所有設計套件都支持新興技術、其定義及工作流程，如背端電力傳輸或光互連。

組裝與打包
通過標準化文件格式、設計規則和公差，ADK實現了跨平臺的高效數據交換和互作性，促進創新并縮短開發周期。該套件還支持將人工智能和機器學習等先進設計技術整合進裝配流程，確保可擴展性。

先進封裝有多種利益相關者，包括系統集成商、OSAT、基材供應商、代工廠和無晶圓廠公司。由于需要通過完整的連接驗證、設計規則檢查和裝配驗證來優化設備的預期封裝性能，ADK/PADK的興趣也因此被提升。“這得益于從明確且經過驗證的制造和組裝檢查開始，這些檢查可以在初始布局中實施階段“從而減少了在后期檢查設計布局的重做需求，”Amkor的Fuentes說。

參考設計
OCP已開始驗證各種設計套件的實用性。高密度扇形包裝是測試這些方法的理想候選，因為HDFO布局文件大小可達1.5Gb，數據庫中定義的項目超過100萬個。單線程處理器能力和以兆赫為單位測量的最大CPU速度將顯著影響設計編輯和驗證處理時間。

Fuentes表示：“體驗HDFO套件裝配設計套件所帶來的好處需要投入時間和資金，但具體分配的程度很大程度上取決于HDFO設計師目前可用的硬件和軟件。”“然而，基于現有的設計工作流程構建將有助于快速實現。成功的PADK實施有四個關鍵領域——高端計算機硬件、兼容軟件、高級培訓以及合格的支持團隊。”[5]

電子市場中熱衷采用ADK的細分領域是美國軍方。HRL實驗室、美國空軍和Cadence最近展示了一種RDL優先、芯片末端擴散的聯合設計工藝，采用細間距芯片互連，燙的散熱器，以及帶有>95%連接的電氣屏蔽。利用先進技術硅插層具有最小的線路/空間特征和焊盤螺距，散熱器既能作為芯片之間的屏蔽，也能作為散熱器。商業CMOS鑄造廠提供了RDL的首個工藝和撞擊工藝，而HRL則提供了額外的再分配層、金塊的熱壓縮結合、模具連接和金屬成形工藝。[6]

在這項工作中，PDK在布局（GDS）中流式傳輸。然后，宏將墊片、凸起和金屬護盾放入布局中。所有引腳定義后，宏生成芯片的符號視圖。符號視圖被放置在一個原理圖設計中，符號端子連接到另一芯片的引腳或端子。接著，原理圖生成布局，并驗證路由器的位置。設計規則檢查會突出顯示任何違規。一旦違規問題被修復，工程師們會根據閉式方程提取RC寄生函數。

結論
半導體行業正處于其演變的關鍵時刻。需要更高層次的合作，才能從專有芯片組系統邁向標準格式、流程和設計規則。這將使更多公司能夠參與芯片組生態系統。

OCP和JEDEC提供的指南、流程、設計套件和標準旨在簡化設計、組裝、測試和包裝流程，直至系統集成商層面。先進包裝目前僅占系統生產量的一小部分，一旦行業就制造流程達成一致，將迎來快速增長。