標簽

高速電路設計技術社區

高速電路設計

高速電路設計技術社區為您提供最新的高速電路設計相關技術資訊、高速電路設計的技術資料、高速電路設計的電路設計方案、高速電路設計的視頻資料、高速電路設計的相關元器件資料以及高速電路設計的技術應用。

全部資訊資料論壇

高速電路設計資訊

S參數轉TDR(阻抗)--網絡分析儀“變”采樣示波器

高速電路設計的工程師都知道，在進行高速電路設計時，對傳輸線的阻抗有明確的要求，給板廠發生產文件（Gerber）時也會一而再，再而三的告訴他們要控制好阻抗。比如下圖所示在PCB中定義每一層的阻抗要求。阻抗不連續會導致信號完...

高速電路設計電路設計 2025-05-14

銅箔粗糙度——會有這么大影響么？

編者注：拋磚引玉：在高速電路設計中，我們常常關注的是芯片的驅動能力、PCB介質的介電常數、介質損耗角、連接器、線纜等等，其實導體（銅）的表面粗糙度的影響也很大，特別是當信號的速率越來越高的時候。所以在高速電路設計中，每一...

高速電路設計 2025-02-20

基于PADS軟件對高速電路的設計與實現

為了解決高速電路設計中的時序及信號完整性問題，結合PADS軟件的主要功能特點，以及高速電路設計的注意事項，以Hi3511模塊為例，介紹了使用PADS對布局...

電子技術高速電路設計 2018-07-26

高速電路設計/信號完整性的一些基本概念

1.信號完整性（Signal Integrity）：就是指電路系統中信號的質量,如果在要求的時間內,信號能不失真地從源端傳送到接收端,我們就稱該信號是完整的。2.傳輸線（Transmission Line）：由兩個具有一...

高速電路設計信號完整性 2007-08-03

高速電路設計信號完整性的一些基本概念

1.信號完整性（Signal Integrity）：就是指電路系統中信號的質量，如果在要求的時間內，信號能不失真地從源端傳送到接收端，我們就稱該信號是完整的。 2.傳輸線（Transmission Line）：...

高速電路設計信號完整性 2007-04-23

高速電路設計資料

高速電路設計論壇

04-07 原創高速電路設計與仿真分析 Cadence實例設計詳解

angelazhang|瀏覽：3261|回復：8| 黑杰克 2022-06-14 23:13:38

更多 技術趨勢

HBM4競爭格局生變

長江存儲進入加速期，三期項目計劃今年建成投產

國產半導體設備加速崛起

上調100%！存儲市場又一重磅調價信號

插混車型成為“突破口”：中國車企在歐洲市場的銷量再創新高

更多 最新動態

更多 培訓課堂

更多 資源下載

修改版的Factory固件

時間：: +立即下載2026-02-15

雙胞胎健康監測系統部署代碼和步驟

時間：: +立即下載2026-02-13

雙胞胎健康監測系統參考源碼

時間：: +立即下載2026-02-13

稱重輸出演示2

時間：: +立即下載2026-02-13

稱重輸出演示1

時間：: +立即下載2026-02-13

更多 最新帖子

使用Timer的輸入捕獲實現超聲波測量

jobs|瀏覽：30|回復：0

rk3568硬件開發筆記--外圍模塊設計

abgh668|瀏覽：37|回復：1

rk3568硬件開發筆記--固態硬盤電路設計

abgh668|瀏覽：31|回復：0

RK3588開發板--通過有線網連接筆記本共享連接外網

abgh668|瀏覽：35|回復：0

RK3588開發板--ffmpeg開發系列之一——開發環境搭建與性能測試

abgh668|瀏覽：38|回復：0

HD-RK3568-IOT板千兆網性能測試

abgh668|瀏覽：46|回復：0

相關標簽

久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

高速電路設計

S參數轉TDR(阻抗)--網絡分析儀“變”采樣示波器

銅箔粗糙度——會有這么大影響么？

基于PADS軟件對高速電路的設計與實現

高速電路設計/信號完整性的一些基本概念

高速電路設計信號完整性的一些基本概念

高速電路設計與仿真分析_Cadence實例設計詳解_22M.rar

用EDA軟件進行高速電路設計

用EDA軟件進行高速電路設計

高速電路設計信號完整性的一些基本概念

高速電路設計_信號完整性的一些基本概念

500兆每秒高速AorD系統的實現

ADI家庭總線數據線供電解決方案

EEPW 2025 年度產業技術回顧與展望直播——機器人專場

EEPW 2025 年度產業技術回顧與展望直播——智能工廠專場

EEPW 2025 年度產業技術回顧與展望直播——汽車電子專場