久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

數(shù)字鎖相環(huán)(DPLL)

隨著數(shù)字電路技術(shù)的發(fā)展，數(shù)字鎖相環(huán)在調(diào)制解調(diào)、頻率合成、FM 立體聲解碼、彩色副載波同步、圖象處理等各個(gè)方面得到了廣泛的應(yīng)用。數(shù)字鎖相環(huán)不僅吸收了數(shù)字電路可靠性高、體積小、價(jià)格低等優(yōu)點(diǎn)，還解決了模擬鎖相環(huán)的直流零點(diǎn)漂移、器件飽和及易受電源和環(huán)境溫度變化等缺點(diǎn)，此外還具有對(duì)離散樣值的實(shí)時(shí)處理能力，已成為鎖相技術(shù)發(fā)展的方向。鎖相環(huán)是一個(gè)相位反饋控制系統(tǒng)，在數(shù)字鎖相環(huán)中，由于誤差控制信號(hào)是離散的數(shù)字信號(hào)，而不是模擬電壓，因而受控的輸出電壓的改變是離散的而不是連續(xù)的;此外，環(huán)路組成部件也全用數(shù)字電路實(shí)現(xiàn)，故而這種鎖相環(huán)就稱之為全數(shù)字鎖相環(huán)(簡稱DPLL)。 數(shù)字鎖相環(huán)主要由相位參考提取電路、晶體振蕩器、分頻器、相位比較器、脈沖補(bǔ)抹門等組成。

  • 數(shù)字鎖相環(huán)(DPLL)資訊

基于FPGA全新鎖相倍頻系統(tǒng)的設(shè)計(jì)

基于FPGA的全數(shù)字鎖相環(huán)路的設(shè)計(jì)

ADI推出四通道、抖動(dòng)衰減時(shí)鐘轉(zhuǎn)換器

ADI AD9554 2014-05-22

DSP平臺(tái)的數(shù)控逆變中頻電源的設(shè)計(jì)與實(shí)現(xiàn)

逆變電源 DSP 2013-09-23

基于GPS的恒溫晶振頻率校準(zhǔn)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

頻率校準(zhǔn) 恒溫晶振 2013-07-13

GSM、WCDMA和LTE應(yīng)用的高集成度SyncE器件

DPLL NCO 2012-04-23

基于FPGA的DDS+DPLL跳頻信號(hào)源設(shè)計(jì)

FPGA DPLL 2011-08-19

基于FPGA的提取位同步時(shí)鐘DPLL設(shè)計(jì)

FPGA DPLL 2009-12-28

寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)及基于FPGA的實(shí)現(xiàn)

DPLL FPGA 2008-03-24

寬頻帶數(shù)字鎖相環(huán)的設(shè)計(jì)及基于FPGA的實(shí)現(xiàn)

DPLL 單片機(jī) 2007-02-12

基于FPGA的高速數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

FPGA VHDL 2005-03-04

嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

嵌入式同步時(shí)鐘系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

全數(shù)字鎖相環(huán)的設(shè)計(jì)

DPLL FPGA 2004-02-20
相關(guān)標(biāo)簽

數(shù)字鎖相環(huán)(DPLL)