久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

標簽 DPLL技術社區 技術資訊

DPLL

背景知識： 隨著數字電路技術的發展，數字鎖相環在調制解調、頻率合成、FM 立體聲解碼、彩色副載波同步、圖象處理等各個方面得到了廣泛的應用。數字鎖相環不僅吸收了數字電路可靠性高、體積小、價格低等優點，還解決了模擬鎖相環的直流零點漂移、器件飽和及易受電源和環境溫度變化等缺點，此外還具有對離散樣值的實時處理能力，已成為鎖相技術發展的方向。鎖相環是一個相位反饋控制系統，在數字鎖相環中，由于誤差控制信號是離散的數字信號，而不是模擬電壓，因而受控的輸出電壓的改變是離散的而不是連續的;此外，環路組成部件也全用數字電路實現，故而這種鎖相環就稱之為全數字鎖相環(簡稱DPLL)。 基本原理： 傳統的數字鎖相環是利用輸人信號與其輸出信號之間的相位差別來跟蹤輸人信號，但由于鎖相環具有一定的捕捉時間，采用這種數字鎖相環不能準確提取輸人信號的每一周期的相位改變，不能用于數顯裝置的動態測量。

  • DPLL資訊

基于FPGA全新鎖相倍頻系統的設計

ADI推出四通道、抖動衰減時鐘轉換器

ADI AD9554 2014-05-22

DSP平臺的數控逆變中頻電源的設計與實現

逆變電源 DSP 2013-09-23

GSM、WCDMA和LTE應用的高集成度SyncE器件

DPLL NCO 2012-04-23

基于FPGA的DDS+DPLL跳頻信號源設計

FPGA DPLL 2011-08-19

基于FPGA的提取位同步時鐘DPLL設計

FPGA DPLL 2009-12-28

寬頻帶數字鎖相環的設計及基于FPGA的實現

DPLL FPGA 2008-03-24

寬頻帶數字鎖相環的設計及基于FPGA的實現

DPLL 單片機 2007-02-12

基于FPGA的高速數字鎖相環的設計與實現

FPGA VHDL 2005-03-04

全數字鎖相環的設計

DPLL FPGA 2004-02-20