久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

Verilog

Verilog HDL是目前應用最為廣泛的硬件描述語言．Verilog HDL可以用來進行各種層次的邏輯設計，也可以進行數字系統的邏輯綜合，仿真驗證和時序分析等。 　　Verilog HDL適合算法級，寄存器級，邏輯級，門級和版圖級等各個層次的設計和描述． 　　Verilog HDL進行設計最大的優點是其工藝無關性．這使得工程師在功能設計，邏輯驗證階段可以不必過多考慮門級及工藝實現的具體細節，只需根據系統設計的要求施加不同的約束條件，即可設計出實際電路． 　　Verilog HDL是一種硬件描述語言(hardware description language)，為了制作數字電路而用來描述ASICs和FPGA的設計之用。Verilog 的設計者想要以 C 編程語言為基礎設計一種語言，可以使工程師比較容易學習。 　　Verilog 是由en:Gateway Design Automation公司于大約1984年開始發展。