久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

Verilog

Verilog HDL是目前應(yīng)用最為廣泛的硬件描述語言．Verilog HDL可以用來進(jìn)行各種層次的邏輯設(shè)計(jì)，也可以進(jìn)行數(shù)字系統(tǒng)的邏輯綜合，仿真驗(yàn)證和時(shí)序分析等。 　　Verilog HDL適合算法級(jí)，寄存器級(jí)，邏輯級(jí)，門級(jí)和版圖級(jí)等各個(gè)層次的設(shè)計(jì)和描述． 　　Verilog HDL進(jìn)行設(shè)計(jì)最大的優(yōu)點(diǎn)是其工藝無關(guān)性．這使得工程師在功能設(shè)計(jì)，邏輯驗(yàn)證階段可以不必過多考慮門級(jí)及工藝實(shí)現(xiàn)的具體細(xì)節(jié)，只需根據(jù)系統(tǒng)設(shè)計(jì)的要求施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路． 　　Verilog HDL是一種硬件描述語言(hardware description language)，為了制作數(shù)字電路而用來描述ASICs和FPGA的設(shè)計(jì)之用。Verilog 的設(shè)計(jì)者想要以 C 編程語言為基礎(chǔ)設(shè)計(jì)一種語言，可以使工程師比較容易學(xué)習(xí)。 　　Verilog 是由en:Gateway Design Automation公司于大約1984年開始發(fā)展。

FPGA江湖|瀏覽：1384|回復(fù)：2| springvirus 2023-05-30 08:31:03
睡夢(mèng)中的雄師|瀏覽：1559|回復(fù)：3| 同煮山川 2022-03-17 23:33:53
zxopenljx|瀏覽：1145|回復(fù)：1| 船長demons 2021-02-27 23:43:08
zxopenljx|瀏覽：1130|回復(fù)：1| Dummer3 2020-12-23 20:36:51
zxopenljx|瀏覽：1112|回復(fù)：1| zxopenljx 2020-12-22 22:17:37
zxopenljx|瀏覽：1327|回復(fù)：3| 同煮山川 2020-12-08 22:46:19
zxopenljx|瀏覽：1489|回復(fù)：3| zxopenljx 2020-10-05 18:02:09
zxopenljx|瀏覽：1929|回復(fù)：1| 風(fēng)的印記 2020-07-25 22:40:34
zxopenljx|瀏覽：1760|回復(fù)：5| kutta 2020-06-21 19:57:35
zxopenljx|瀏覽：1550|回復(fù)：4| Dummer3 2020-10-26 21:21:04
GIAO|瀏覽：3277|回復(fù)：8| 風(fēng)的印記 2020-03-31 21:25:46
ERICLH|瀏覽：3964|回復(fù)：0| ERICLH 2019-05-03 15:58:38
qinbo123|瀏覽：1943|回復(fù)：1| dengtuandy 2019-05-14 21:05:44
十年一刻|瀏覽：4061|回復(fù)：2| 宇宙飛蝦 2020-06-07 21:54:41
yuzhoufei|瀏覽：1968|回復(fù)：1| 熊貓愛善 2018-09-03 08:55:17
hnsyrhw|瀏覽：2133|回復(fù)：1| 熊貓愛善 2018-05-30 08:52:23
十年一刻|瀏覽：3264|回復(fù)：1| 十年一刻 2017-12-13 15:30:20
相關(guān)標(biāo)簽