計(jì)時(shí)技術(shù)社區(qū)

計(jì)時(shí)

計(jì)時(shí)技術(shù)社區(qū)為您提供最新的計(jì)時(shí)相關(guān)技術(shù)資訊、計(jì)時(shí)的技術(shù)資料、計(jì)時(shí)的電路設(shè)計(jì)方案、計(jì)時(shí)的視頻資料、計(jì)時(shí)的相關(guān)元器件資料以及計(jì)時(shí)的技術(shù)應(yīng)用。

全部資訊資料電路論壇

計(jì)時(shí)資訊

實(shí)時(shí)時(shí)鐘計(jì)時(shí)精度提高方案

　前言　　為滿足市場(chǎng)對(duì)更高時(shí)鐘精度的需求，半導(dǎo)體廠商正在研發(fā)創(chuàng)新的時(shí)鐘解決方案，以提高計(jì)時(shí)精度。現(xiàn)在有越來越多的應(yīng)用要求實(shí)時(shí)時(shí)鐘在寬溫度范圍內(nèi)具有極高的計(jì)時(shí)精度。多費(fèi)率智能電表就是其中一個(gè)典型實(shí)例，因...

實(shí)時(shí)時(shí)鐘計(jì)時(shí) 2013-01-25

FPGA設(shè)計(jì)時(shí)常用的開發(fā)工具

FPGA開發(fā)工具包括軟件工具和硬件工具兩種。其中硬件工具主要是FPGA廠商或第三方廠商開發(fā)的FPGA開發(fā)板及其下載線，另外還包括示波器、邏輯分析儀等板級(jí)的調(diào)試儀器。在軟件方面，針對(duì)FPGA設(shè)計(jì)的各個(gè)階段，F(xiàn)PGA廠商和E...

FPGA 計(jì)時(shí) 2012-10-09

PCB設(shè)計(jì)時(shí)混合信號(hào)的分區(qū)方法

如何降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容(EMC)的兩個(gè)基本原則：第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采用一個(gè)參考面。相反，如果系統(tǒng)存在兩個(gè)參考面，就可能形...

PCB 計(jì)時(shí) 2012-09-15

99秒計(jì)時(shí)+99秒倒計(jì)時(shí)（中斷觸發(fā)定時(shí)器）

___________________________________________功能：99秒計(jì)時(shí)時(shí)間2010—7—18____________________________________...

定時(shí)器觸發(fā) 2012-09-04

單觸發(fā)計(jì)時(shí)改進(jìn)微處理器的復(fù)位電路

許多基于的產(chǎn)品需要手動(dòng)復(fù)位功能，這種功能允許用戶、測(cè)試員或者外部電路重新啟動(dòng)系統(tǒng)，而不需要一個(gè)完整的掉電/加電周期。為了簡(jiǎn)化必需的計(jì)時(shí)和系統(tǒng)接口，許多微處理器監(jiān)控的電路附帶了手動(dòng)復(fù)位輸入，它允許您通過按...

觸發(fā) 計(jì)時(shí) 2012-08-29

以89C5l單片機(jī)為核心器件的電子計(jì)時(shí)記分系統(tǒng)解析方案

0 引言在2008年中科技奧運(yùn)是非常重要的一個(gè)方面，而計(jì)時(shí)記分系統(tǒng)在競(jìng)賽中更是重中之重，可以說好的計(jì)時(shí)記分系統(tǒng)決定著舉辦的成敗。在籃球比賽中，總的倒計(jì)時(shí)是必需的，規(guī)定為12 min。除此以外，為了加快比賽節(jié)奏，還...

記分分系 2012-06-29

查看更多>> 計(jì)時(shí)電路方案