国产免费观看高清电视剧大全,今天的高清视频在线观看高清,gogogo高清在线完整免费观看

?利用晶體振蕩器理解變?nèi)莨芎突赑LL的調(diào)頻生成

在這篇文章中，我們研究了產(chǎn)生寬帶調(diào)頻信號(hào)的兩種不同方法。兩者都使用晶體振蕩器來提供改進(jìn)的頻率穩(wěn)定性。多年來，已經(jīng)開發(fā)了許多不同的電路來產(chǎn)生FM信號(hào)。在之前的文章中，我們了解了如何利用電抗調(diào)制器和變?nèi)荻O管使LC振蕩器可調(diào)...

晶體振蕩器變?nèi)莨?/a> 2025-09-29

從概念到關(guān)鍵指標(biāo)，一文弄清PLL頻率合成器那些事

因鎖相環(huán)可以實(shí)現(xiàn)輸出信號(hào)頻率對(duì)輸入信號(hào)頻率的自動(dòng)跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當(dāng)輸出信號(hào)的頻率與輸入信號(hào)的頻率相等時(shí)，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，...

PLL 2023-02-02

微波頻率合成器提供多倍頻程覆蓋范圍和出色的相位噪聲性能

簡(jiǎn)介市場(chǎng)對(duì)更高帶寬和更高數(shù)據(jù)速率的需求日益增加，系統(tǒng)頻率和調(diào)制速率要求不斷提高。隨著曾經(jīng)用于軍事和國(guó)防領(lǐng)域的應(yīng)用進(jìn)入消費(fèi)市場(chǎng)，低功耗變得至關(guān)重要。在滿足這些要求的同時(shí)，還需要保證：不會(huì)犧牲電氣性能或功能。為了滿足這些要求...

SNR LO 2020-10-13

驅(qū)動(dòng)高壓鎖相環(huán)頻率合成器電路的VCO

鎖相環(huán)(PLL)電路是由壓控振蕩器(VCO)和鑒相器組成的反饋系統(tǒng)，振蕩器信號(hào)跟蹤施加的頻率或相位調(diào)制信號(hào)是否具有正確的頻率和相位。需要從固定低頻率信號(hào)生成穩(wěn)定的高輸出頻率時(shí)，或者需要頻率快速變化時(shí)，都可以使用PLL。典...

VCO PLL 2020-09-17

微電網(wǎng)模擬系統(tǒng)

系統(tǒng)采用三相半橋拓?fù)洌許TM32F407ZET6單片機(jī)為主從控制器，主控制器在dq坐標(biāo)下進(jìn)行控制實(shí)現(xiàn)三相穩(wěn)壓輸出，從控制器采用主從均流控制實(shí)現(xiàn)兩臺(tái)三相逆變器的電流分配，采用三相同步鎖相環(huán)(SRP-PLL)。逆變器單獨(dú)工...

三相逆變器主從均流 2018-08-27

PLL設(shè)計(jì)注意事項(xiàng)----之電源設(shè)計(jì)

PLL(Phase Locked Loop)：為鎖相回路或鎖相環(huán),用來統(tǒng)一整合時(shí)脈訊號(hào),使內(nèi)存能正確的存取資料。PLL用于振蕩器中的反饋技術(shù)。鎖相環(huán)通常由鑒相器(PD)、...

PLL 振蕩器 2018-08-24

如何確保頻率的準(zhǔn)確測(cè)量

　　功率分析儀在測(cè)試時(shí)出現(xiàn)的數(shù)據(jù)跳動(dòng)、效率異常等現(xiàn)象，很多時(shí)候與信號(hào)的頻率是否準(zhǔn)確測(cè)量有著很大的關(guān)系，本文就對(duì)頻率測(cè)量的重要性進(jìn)行分析，希望能幫助大家進(jìn)行更準(zhǔn)確的測(cè)量。　　首先我們來看看為什么頻率的測(cè)量對(duì)其他參數(shù)會(huì)造成如...

PLL 頻率 2018-06-22

常用射頻模塊電路推薦布局方案

　　1 頻綜布局　　單頻綜布局。通常采取如圖形狀進(jìn)行布局：左臂支為參考頻率源及鎖相環(huán)控制電路，右臂支為壓控制振蕩器(VCO)輸出隔離放大電路。中部環(huán)狀為鎖相環(huán)(PLL)　　乒乓切換式頻綜布局，又叫音叉式布局：音叉的兩臂為...

射頻 PLL 2018-05-22

FPGA學(xué)習(xí)：PLL分頻計(jì)數(shù)的LED閃爍實(shí)例

　　如圖8.17所示，本實(shí)例將用到FPGA內(nèi)部的PLL資源，輸入FPGA引腳上的25MHz時(shí)鐘，配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時(shí)鐘信號(hào)，這4路時(shí)鐘信號(hào)又分別驅(qū)動(dòng)4個(gè)不同...

FPGA PLL 2018-04-27

寬帶低誤差矢量幅度(EVM)直接變頻發(fā)射機(jī)原理圖

寬帶低誤差矢量幅度(EVM)直接變頻發(fā)射機(jī)原理圖-本電路為寬帶直接變頻發(fā)射機(jī)模擬部分的完整實(shí)現(xiàn)方案（模擬基帶輸入、RF輸出）。通過使用鎖相環(huán)（PLL）和寬帶集成電壓控制振蕩器（VCO），本電路支持500 MHz至4.4 ...

VCO PLL 2017-10-31

利用可編程振蕩器增強(qiáng)FPGA應(yīng)用

利用可編程振蕩器增強(qiáng)FPGA應(yīng)用-可編程時(shí)鐘振蕩器用作FPGA系統(tǒng)的時(shí)序參考，可提供一系列優(yōu)勢(shì)。其中首要優(yōu)勢(shì)是為了實(shí)現(xiàn)時(shí)鐘樹優(yōu)化而進(jìn)行高分辨率頻率選擇時(shí)所帶來的設(shè)計(jì)靈活性，另一個(gè)巨大優(yōu)勢(shì)是具有可以減少電磁干擾（EMI）的...

DLL PLL 2017-10-21

PLL和DLL：都是鎖相環(huán)，區(qū)別在哪里？

PLL和DLL：都是鎖相環(huán)，區(qū)別在哪里？-一般在altera公司的產(chǎn)品上出現(xiàn)PLL的多，而xilinux公司的產(chǎn)品則更多的是DLL，開始本人也以為是兩個(gè)公司的不同說法而已，后來在論壇上見到有人在問兩者的不同，細(xì)看下，原來...

鎖相環(huán) DLL 2017-10-13

PLL鎖相環(huán)的特性、應(yīng)用與其基本工作過程

PLL鎖相環(huán)的特性、應(yīng)用與其基本工作過程-PLL（Phase Locked Loop），也稱為鎖相環(huán)路（PLL）或鎖相環(huán)，它能使受控振蕩器的頻率和相位均與輸入?yún)⒖夹盘?hào)保持同步，稱為相位鎖定，簡(jiǎn)稱鎖相。...

pll 鎖相環(huán) 2017-10-11

PLL鎖相環(huán)的基本結(jié)構(gòu)及工作原理

PLL鎖相環(huán)的基本結(jié)構(gòu)及工作原理-PLL（Phase Locked Loop）：為鎖相回路或鎖相環(huán)，用來統(tǒng)一整合時(shí)脈訊號(hào)，使高頻器件正常工作，如內(nèi)存的存取資料等。PLL用于振蕩器中的反饋技術(shù)。許多電子設(shè)備要正常工作，...

pll 鎖相環(huán) 2017-10-11

如何滿足復(fù)雜系統(tǒng)的高性能時(shí)序需求

　　時(shí)鐘設(shè)備設(shè)計(jì)使用 I2C 可編程小數(shù)鎖相環(huán) (PLL)，可滿足高性能時(shí)序需求，這樣可以產(chǎn)生零 PPM(百萬分之一)合成誤差的頻率。高性能時(shí)鐘 IC 具有多個(gè)...

I2C PLL 2017-08-23

信號(hào)鏈基礎(chǔ)知識(shí)#54 誰是音頻時(shí)鐘的“老板”，誰是主，誰又是從呢？

如果轉(zhuǎn)換器為一個(gè) I2S 從器件，則您必須通過相同源（如果轉(zhuǎn)換器帶有，則可以依靠?jī)?nèi)部 PLL），提供所有三個(gè) I2S 時(shí)鐘（MCK、BCK 和 LRCK）。...

I2S DSP 2017-06-03

如何根據(jù)數(shù)據(jù)表規(guī)格算出鎖相環(huán)（PLL）中的相位噪聲

　　也許你也會(huì)跟我一樣認(rèn)為典型數(shù)據(jù)表中的某些規(guī)格難以理解，這是因?yàn)槠渲泻w了一些你不太熟悉的隱含慣例。對(duì)許多RF系統(tǒng)工程師而言，其中一種規(guī)格便是鎖相環(huán)(PLL)中的相位噪聲。當(dāng)信號(hào)源被用作本機(jī)振蕩器(LO)或高速時(shí)鐘時(shí)，...

PLL VCO 2017-05-09

PLL回路濾波器設(shè)計(jì)的調(diào)整指南

　　假設(shè)您已經(jīng)通過迭代信息傳遞相位邊限和回路帶寬在鎖相環(huán)(PLL)上花費(fèi)了一些時(shí)間。但遺憾地是，還是無法在相位噪聲、雜散和鎖定時(shí)間之間達(dá)成良好的平衡。感到泄氣?想要放棄?等一下!你是否試過伽馬優(yōu)化參數(shù)?　　伽馬優(yōu)化參數(shù)　...

PLL 回路濾波器 2017-03-17

PLL回路濾波器設(shè)計(jì)的調(diào)整指南

PLL 濾波器 2017-03-08

【E問E答】模擬鎖相環(huán)電路鎖定檢測(cè)問題解答

　　模擬鎖相環(huán)電路鎖定檢測(cè)問題解答　　1.PLL鎖定有那些檢測(cè)方法，它們特點(diǎn)是什么?　　一種是最為簡(jiǎn)單的數(shù)字檢測(cè)，它利用輸入?yún)⒖嫉姆诸l信號(hào)與VCO反饋的分頻信號(hào)，在PFD里鑒相的結(jié)果，通過連續(xù)結(jié)果時(shí)鐘周期檢測(cè)到鑒相的脈寬...

鎖相環(huán) PLL 2016-12-02

PLL振蕩電路圖

PLL振蕩電路圖...

PLL 振蕩電路 2016-11-12

PLL陷波濾波器可以用于阻攔不需要的頻率

經(jīng)常有要阻擋某些頻率信號(hào)的情況，其中最常見的是50Hz或60Hz的電力線工頻。圖1中的PLL陷波濾波器可以用于阻攔不需要的頻率。IC1LM567C是一只音調(diào)解碼器。C1、R1A和R1B等元件決定了IC1探測(cè)的頻率F：F=...

PLL 陷波濾波器 2016-11-07

雙環(huán)路時(shí)鐘發(fā)生器可清除抖動(dòng)并提供多個(gè)高頻輸出

隨著數(shù)據(jù)轉(zhuǎn)換器的速度和分辨率不斷提升，對(duì)具有更低相位噪聲的更高頻率采樣時(shí)鐘源的需求也在不斷增長(zhǎng)。時(shí)鐘輸入面臨的積分相位噪聲(抖動(dòng))是設(shè)計(jì)師在設(shè)計(jì)蜂窩基站、軍用雷達(dá)系統(tǒng)和要求高速和高性能時(shí)鐘信號(hào)的其他設(shè)計(jì)...

PLL 雙環(huán)路 2016-10-29

選擇你的PLL鎖定時(shí)間測(cè)量

時(shí)鐘速度的提高和更嚴(yán)格的信號(hào)時(shí)序增加了對(duì)精準(zhǔn)的高頻模塊的需求。PLL(鎖相環(huán))基于輸入信號(hào)生成高頻輸出信號(hào)，是一種備受歡迎的用于產(chǎn)生高頻信號(hào)的電路。當(dāng)PLL參考時(shí)鐘和PLL反饋時(shí)鐘的頻率和相位相匹配時(shí)，PLL則被稱...

PLL 時(shí)間測(cè)量 2016-10-22

定時(shí)決定一切：如何使用部分 PLL 創(chuàng)建調(diào)制波形

我們可能都見到過需要隨時(shí)間變化掃描頻率的情況。如果您遇到這樣的問題，可以考慮雷達(dá)等應(yīng)用，在這類應(yīng)用中發(fā)送的信號(hào)不僅可由目標(biāo)反射回來，而且還能夠與接收到的信號(hào)進(jìn)行比較，如下圖 1 所示。觀察頻率 (Df) 差異...

PLL 調(diào)制波形 2016-10-16

用于PLL/VCO和時(shí)鐘IC供電的超低噪聲線性調(diào)節(jié)器

寬帶通信系統(tǒng)通常需要超低噪聲調(diào)節(jié)器來為VCO和PLL供電。調(diào)節(jié)器還必須能夠抑制其輸入端出現(xiàn)的任何紋波。在一般系統(tǒng)中，交流輸入轉(zhuǎn)換為隔離式直流供電軌，例如-48 V直流。該供電軌繼而轉(zhuǎn)換為隔離式12 V系統(tǒng)軌，為通信...

超低噪聲調(diào)節(jié)器 PLL 2016-10-16

如何為你的定時(shí)應(yīng)用選擇合適的基于PLL的振蕩器

十幾年前，頻率控制行業(yè)推出了基于鎖相環(huán)(PLL)的振蕩器，這是一項(xiàng)開拓性創(chuàng)新技術(shù)，采用了傳統(tǒng)晶體振蕩器(XO)所沒有的多項(xiàng)特性。憑借內(nèi)部時(shí)鐘合成器IC技術(shù)，基于PLL的XO可編程來支持更寬廣的頻率范圍。這一突破消除了...

鎖相環(huán) PLL 2016-10-15

基于ADIsimPLL 3．1的鎖相環(huán)環(huán)路濾波器設(shè)計(jì)

對(duì)鎖相環(huán)環(huán)路濾波器進(jìn)行簡(jiǎn)單分析，對(duì)ADIsimPLL 3．1模擬軟件的功能特點(diǎn)做了簡(jiǎn)要介紹，并利用仿真軟件對(duì)一款頻率合成器的環(huán)路濾波器進(jìn)行仿真設(shè)計(jì)，結(jié)果表明該軟件在設(shè)計(jì)應(yīng)用中方便快捷，能夠幫助設(shè)計(jì)出滿足指標(biāo)要求且性能穩(wěn)定...

環(huán)路帶寬 PLL 2016-10-10

鎖相環(huán)無法鎖定，就該這樣處理

　　在嘗試將鎖相環(huán)(PLL)鎖定時(shí)，你是否碰到過麻煩?草率的判斷會(huì)延長(zhǎng)調(diào)試過程，調(diào)試過程變得更加單調(diào)乏味。根據(jù)以下驗(yàn)證通行與建立鎖定的程序，調(diào)試過程可以變得非常簡(jiǎn)單。　　第1步：驗(yàn)證通信　　第一步是驗(yàn)證PLL響應(yīng)...

鎖相環(huán) PLL 2016-09-12

【E問】鎖相環(huán)的組成和工作原理介紹

　　1.鎖相環(huán)的基本組成　　許多電子設(shè)備要正常工作，通常需要外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步，利用鎖相環(huán)路就可以實(shí)現(xiàn)這個(gè)目的。　　鎖相環(huán)路是一種反饋控制電路，簡(jiǎn)稱鎖相環(huán)(PLL)。鎖相環(huán)的特點(diǎn)是：利用外部輸入的...

鎖相環(huán) PLL 2016-05-19

使用具有精密相位控制的超寬帶PLL/VCO替代YIG調(diào)諧振蕩器硅片

　　RF和微波儀器(比如信號(hào)和網(wǎng)絡(luò)分析儀)需使用寬帶掃頻信號(hào)來進(jìn)行大多數(shù)基本測(cè)量。但寬帶壓控振蕩器(VCO)通常會(huì)因最大限度擴(kuò)大調(diào)諧范圍所需的低Q和高KVCO(VCO的調(diào)諧靈敏度，單位：MHz/V)而具有最糟...

PLL VCO 2016-04-28

用于高頻接收器和發(fā)射器的鎖相環(huán)-第一部分

　　第一部分將重點(diǎn)介紹有關(guān)PLL的基本概念，同時(shí)描述基本PLL架構(gòu)和工作原理，另外，我們還將舉例說明PLL在通信系統(tǒng)中的用途。最后，我們將展示一種運(yùn)用ADF4111頻率合成器和VCO190-902T電壓控制振蕩器的實(shí)用P...

PLL 發(fā)射器 2016-04-28

基于RFFC2071的變頻器設(shè)計(jì)

　　?目的　　結(jié)合 RFMD公司最新的高集成度 ,高線性 IC RFFC2071(包括寬帶 VCO, PLL和淚頻器)以及其他各類器件產(chǎn)品，為客戶提供最優(yōu)設(shè)計(jì)方...

VCO PLL 2016-02-25

ADI公司集成VCO的PLL頻率合成器改善基站性能和無線服務(wù)質(zhì)量

　　Analog Devices, Inc.，全球領(lǐng)先的高性能信號(hào)處理解決方案供應(yīng)商，最近推出一款集成壓控振蕩器(VCO)的鎖相環(huán)(PLL)頻率合成器ADF4355，移動(dòng)網(wǎng)絡(luò)運(yùn)營(yíng)商利用它可改善蜂窩基站...

ADI PLL 2016-01-27

系統(tǒng)時(shí)鐘源的比較選擇及高性能PLL的發(fā)展趨勢(shì)

　　本文分析了晶振模塊和PLL合成器這兩種主要的系統(tǒng)時(shí)鐘源的特點(diǎn)，并重點(diǎn)闡述了PLL合成器相對(duì)于晶振模塊的替代優(yōu)勢(shì)。　　在所有電子系統(tǒng)中，時(shí)鐘相當(dāng)于心臟，時(shí)鐘的性能和穩(wěn)定性直接決定著整個(gè)系統(tǒng)的性能。典型的系統(tǒng)時(shí)序時(shí)鐘...

PLL 晶振 2016-01-19

改善分?jǐn)?shù)分頻鎖相環(huán)合成器中的整數(shù)邊界雜散狀況

　　您曾設(shè)計(jì)過具有分?jǐn)?shù)頻率合成器的鎖相環(huán)(PLL)嗎?這種合成器在整數(shù)通道上看起來很棒，但在只稍微偏離這些整數(shù)通道的頻率點(diǎn)上雜散就會(huì)變得高很多，是吧?如果是這樣的話，您就已經(jīng)遇到過整數(shù)邊界雜散現(xiàn)象了 —&md...

VCO PLL 2015-10-27

如何實(shí)現(xiàn)功率測(cè)量的“神同步”

　　我們?cè)谑褂霉β史治鰞x的進(jìn)行測(cè)試的時(shí)候，選擇合適的同步源，如果同步源設(shè)定不當(dāng)，測(cè)量值有可能不穩(wěn)定或出現(xiàn)錯(cuò)誤，諧波測(cè)量模式還要選擇合適的PLL源，不少客戶經(jīng)常提出疑惑，同步源和PLL源有什么異同，他們的作用是什么? 　...

PLL PA6000 2015-07-26

基于DDS驅(qū)動(dòng)PLL結(jié)構(gòu)的寬帶頻率合成器設(shè)計(jì)

　　結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn)，研制并設(shè)計(jì)了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分辨率、低雜散、寬頻段頻率合成器，并對(duì)該頻率合成器進(jìn)行了分析和仿真，從仿真和測(cè)...

DDS PLL 2015-07-19

冗余時(shí)鐘的平滑時(shí)鐘切換——電子設(shè)計(jì)

　　摘要：　　檢測(cè)到時(shí)鐘丟失時(shí)平滑切換到冗余時(shí)鐘源有助于避免系統(tǒng)運(yùn)行中斷。　　正文：　　當(dāng)今許多數(shù)據(jù)通信、網(wǎng)絡(luò)和計(jì)算機(jī)系統(tǒng)都需要實(shí)現(xiàn)時(shí)鐘冗余。組件或板級(jí)故障甚至簡(jiǎn)單的定期系統(tǒng)維護(hù)等引起的任何中斷都不應(yīng)造成系統(tǒng)...

VCO PLL 2015-03-31

多路SDI信號(hào)單波長(zhǎng)無損光傳輸

　　摘要：針對(duì)目前市場(chǎng)上越來越多針對(duì)SDI信號(hào)的應(yīng)用需求，提出了多路SDI電信號(hào)單波長(zhǎng)光纖傳輸?shù)膶?shí)現(xiàn)方案，就方案中出現(xiàn)的由于FIFO“寫滿”或“讀空”引起的SDI信號(hào)傳輸誤碼，提出了一種基于FPGA內(nèi)部PLL的可控時(shí)鐘，...

SDI FPGA 2015-02-11