近年來，中國多所高校和研究機構在半導體相關領域取得了重大進展。這些進展涵蓋了存儲器、功率半導體和集成電路設計等關鍵領域。

IME CAS在高密度三維DRAM研究方面取得了重大進展

中國科學院微電子研究所集成電路制造技術國家重點實驗室的研究團隊，與北京超弦存儲技術研究院（SAMT）和山東大學合作，提出了一種新型雙門4F2 2T0C存儲單元架構。

通過采用原位金屬自氧化工藝，該技術實現了4F2存儲單元內讀寫晶體管的自對齊集成。結合多層存儲技術，它可以進一步提高存儲密度。

圖 1 4F2 雙門 2T0C 內存陣列的示意圖和掃描電子顯微鏡表征

（圖片來源：中國科學院微電子研究所）

測試結果顯示，垂直雙柵晶體管在狀態電流和閾值擺幅下表現出色，并在85°C下表現出色，可靠性強熱成像穩定性測試，分別實現了?22.6 mV（NBTS）和87.7 mV（PBTS）。因此，晶體管結合了高性能與高穩定性。基于該器件，4F2 2T0C 單元支持4位多級存儲，寫入時間為50納秒，數據保留時間超過300秒，展現了強大的技術潛力。

南京科技大學發布了電力半導體領域的新成果

最近，南京理工大學微電子學院（集成電路學院）聯合研究團隊提出了一種基于多層反向傳播人工神經網絡（ANN）的新型開關損耗預測方法。

該方法利用SiC MOSFET靜態參數（如閾值電壓、漏電流和導通電阻）與開關損耗之間的回歸關系。無需復雜的物理建模或參數提取，只需測量數據或數據手冊中的靜態參數即可快速且準確地預測開關損耗。

（圖片來源：南京科技大學）

在一個1200 V SiC MOSFET功率模塊數據集上的實驗結果顯示，該方法實現了最小的平均絕對百分比誤差（MAPE）為1.13%，最大誤差低于7.43%。每個模塊的平均預測時間僅為4.95毫秒，優于基準測試方法。此外，在 NVIDIA Jetson 嵌入式平臺上部署時，該模型沒有性能下降，顯示出實用性。該方法為 提供了新的解熱成像動力模塊的設計優化和大規模質量篩查。

香港大學、武漢大學和中國科學院在4H/3C-SiC復合基板和器件方面取得了重大進展

最近，由IME高頻高壓中心劉欣宇領導的團隊，聯合香港大學、伊薩伯斯集團、武漢大學及物理研究所，成功開發出大面積4H/3C-SiC單晶復合基底，突破了低壓（<600伏）4H-SiC器件的比導通極限。

團隊提出了一種創新的異相集成方案，結合了“高質量4H-SiC薄膜+低阻抗3C-SiC基板”。該方法既保持了4H-SiC的高晶質質量和高擊穿場強，又充分利用了3C-SiC的低電阻率，有效解決了長期以來限制器件開發的權衡。異相集成基板的電阻率降至0.39 mΩ·cm——比傳統4H-SiC基板低45倍——為低壓SiC功率器件的性能飛躍提供了新途徑。

SUSTC研究團隊在高速集成電路設計方面取得了關鍵成果

最近，南方理工大學（SUSTC）工程學院與國家示范微電子學院潘全領導團隊在高速通信和光電集成電路設計方面取得了進一步突破。

1. 一臺56 Gbaud、7.3伏每秒線性調制器發射機，基于AMUX固有前饋均衡器和擊穿電壓三重器

該研究提出了一種半速率線性發射機，整體集成了2：1模擬多路復用器（AMUX）和用于光學調制器的線性驅動器。通過利用時鐘與半速率數據流之間的時序關系，AMUX本質上實現了前饋均衡器（FFE），通過調整時鐘延遲，可以重新配置為兩分或三分接模式。

為了進一步增強輸出電壓擺幅和線性性，作者提出了一種新的“擊穿電壓（BV）三重拓撲”用于線性驅動器。通過疊加三個異質結雙極型晶體管（HBT），并利用放大的輸入信號對頂部兩個HBT的基極進行偏置，驅動器在保持良好可靠性的同時，實現了傳統級規拓撲的三倍輸出擺幅。

該線性驅動器采用130納米SiGe BiCMOS工藝制造，在6伏普每秒、1吉赫正弦波輸出下實現17.1 dB直流增益、39.1 GHz 6 dB帶寬和1.6%總諧波失真（THD）。完整的發射機（AMUX + 驅動）在56 Gb/s NRZ作下最大輸出擺幅為7.3 Vppd，啟用固有FFE后，支持最高112 Gb/s PAM-4傳輸，擺幅為4.2 Vppd——這是下一代高速光互連技術的關鍵突破。

2. 基于多階串擾消除和信號復用的112 Gb/s單端接收前端

論文還提出了基于多階串擾消除和信號重用技術的112 Gb/s單端PAM-4接收機前端，用于背板鏈路。引入了N階遠端串擾（FEXT）模型，以準確捕捉高頻下的真實FEXT行為。基于該模型，提出了一種新穎的多階串擾消除與信號重用（M-XTCR）技術，以最大限度減少殘余串擾，同時增強高頻信號成分的重用。

除了更徹底地抑制殘余串擾外，該方法還將提取的串擾能量轉化為對有用高頻信號成分的主動增強，提升信號質量并減少干擾。

該接收機前端采用28納米CMOS工藝制造，采用二階XTCR拓撲結構，并在4英寸信道上驗證，信與串擾比為33 dB。測量結果顯示，與傳統一階XTCR相比，二階XTCR在56 Gb/s NRZ下分別提升了21%和34%的水平和垂直眼開度，在112 Gb/s PAM-4時分別提升了24%和18%。該設計實現了0.34 pJ/b的能效，超越了最先進的技術，并為實用的高密度單端互連系統奠定了堅實基礎。