久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

DFT

　　DFT 　　隨著電子電路集成度的提高，電路愈加復雜，要完成一個電路的測試所需要的人力和時間也變得非常巨大。為了節省測試時間，除了采用先進的測試方法外，另外一個方法就是提高設計本身的可測試性。其中，可測試性包括兩個方面：一個是可控制性，即為了能夠檢測出目的故障（fault）或缺陷（defect），可否方便的施加測試向量；另外一個是可觀測性，指的是對電路系統的測試結果是否容易被觀測到。　　在集成電路（Integrated Circuit，簡稱IC）進入超大規模集成電路時代，可測試性設計（Design for Test，簡稱DFT）是電路和芯片設計的重要環節，它通過在芯片原始設計中插入各種用于提高芯片可測試性（包括可控制性和可觀測性）的硬件邏輯，從而使芯片變得容易測試，大幅度節省芯片測試的成本。