久久ER99热精品一区二区-久久精品99国产精品日本-久久精品免费一区二区三区-久久综合九色综合欧美狠狠

芯片測(cè)試

　　芯片測(cè)試 　　設(shè)計(jì)初期系統(tǒng)級(jí)芯片測(cè)試 　　SoC的基礎(chǔ)是深亞微米工藝，因此，對(duì)Soc器件的測(cè)試需要采用全新的方法。由于每個(gè)功能元件都有其自身的測(cè)試要求，設(shè)計(jì)工程師必須在設(shè)計(jì)初期就做出測(cè)試規(guī)劃。 　　為SoC設(shè)備所做的逐塊測(cè)試規(guī)劃必須實(shí)現(xiàn)：正確配置用于邏輯測(cè)試的ATPG工具；測(cè)試時(shí)間短；新型高速故障模型以及多種內(nèi)存或小型陣列測(cè)試。對(duì)生產(chǎn)線而言，診斷方法不僅要找到故障，而且還要將故障節(jié)點(diǎn)與工作正常的節(jié)點(diǎn)分離開(kāi)來(lái)。

更多 最新動(dòng)態(tài)
相關(guān)標(biāo)簽